przerzutnik D pytanie



Masz problem? Zapytaj na forum elektroda.pl

Poprzedni Następny
Wiadomość
Spis treści
From: kobra <kobra_at_nospam_ds5.agh.edu.pl>
Subject: przerzutnik D pytanie
Date: Fri, 23 Feb 2001 13:42:30 +0000


zalozmy ze zwieram wejscie D z zegarowym i teraz
jezeli na tym wejsciu sygnal jest taki
wej D+T _______|````| _________
Q _______|````````````````````
czy tak bedzie w praktyce, czy jesli zrobie taki uklad w praktyce to on
sie tak bedzie zachowywal ?
czy sygnal na wejsciu D musi byc juz tam przed rozpoczeciem narastania
zbocza zegarowego
pewnie to sprawdze ale zapytac nie zaszkodzi

dzieki


Poprzedni Następny
Wiadomość
Spis treści
From: "Juliusz" <jul_at_nospam_fom.pl>
Subject: Re: przerzutnik D pytanie
Date: Fri, 23 Feb 2001 14:01:14 +0100



"kobra" <kobra_at_nospam_ds5.agh.edu.pl> wrote in message
news:3A9668C5.4C2DCE94_at_nospam_ds5.agh.edu.pl...
zalozmy ze zwieram wejscie D z zegarowym i teraz
jezeli na tym wejsciu sygnal jest taki
wej D+T _______|````| _________
Q _______|````````````````````
czy tak bedzie w praktyce, czy jesli zrobie taki uklad w praktyce to on
sie tak bedzie zachowywal ?
czy sygnal na wejsciu D musi byc juz tam przed rozpoczeciem narastania
zbocza zegarowego
pewnie to sprawdze ale zapytac nie zaszkodzi


No wiesz, zasada jego dzialania jest to, ze rejestruje sygnal na wejsciu D
przy pomocy zbocza zegarowego. Aby zbocze zauwazylo i przenioslo ten stan na
wyjscie Q to musi byc zachowany timing D data setup to clk edge - jakos tak
go nazwijmy. Na wyjsciu Q mozesz miec nieobliczalne stany jesli rejestrujesz
przebieg, ktory sie akurat zmienia.

Juliusz




Poprzedni Następny
Wiadomość
Spis treści
From: "Marek Lewandowski" <locust_at_nospam_priv4.onet.pl>
Subject: Re: przerzutnik D pytanie
Date: Fri, 23 Feb 2001 17:27:56 +0100


Użytkownik "Juliusz" <jul_at_nospam_fom.pl> napisał w wiadomości
news:975mqb$4r0$1_at_nospam_news.tpi.pl...

"kobra" <kobra_at_nospam_ds5.agh.edu.pl> wrote in message
news:3A9668C5.4C2DCE94_at_nospam_ds5.agh.edu.pl...
zalozmy ze zwieram wejscie D z zegarowym i teraz
jezeli na tym wejsciu sygnal jest taki
wej D+T _______|````| _________
Q _______|````````````````````
czy tak bedzie w praktyce, czy jesli zrobie taki uklad w praktyce to on
sie tak bedzie zachowywal ?
czy sygnal na wejsciu D musi byc juz tam przed rozpoczeciem narastania
zbocza zegarowego
pewnie to sprawdze ale zapytac nie zaszkodzi


No wiesz, zasada jego dzialania jest to, ze rejestruje sygnal na wejsciu D
przy pomocy zbocza zegarowego. Aby zbocze zauwazylo i przenioslo ten stan
na
wyjscie Q to musi byc zachowany timing D data setup to clk edge - jakos
tak
go nazwijmy. Na wyjsciu Q mozesz miec nieobliczalne stany jesli
rejestrujesz
przebieg, ktory sie akurat zmienia.

Z polskiego na ludzki: Jak tak zrobisz, będziesz miał ruletkę o wyniku
zależnym od producenta kostki, konfiguracji i stanu elementów w okolicy tego
scalaka, temperatury, wilgotności, reumatyzmu pradziadka itp.
Jeśli potrzebujesz czegoś, co po imp. zegara przestawi się na "1", to
podłącz "D" do "1" i już. Albo weź przerzutnik RS.

--
Marek "Twilight" Lewandowski
twilight_at_nospam_callisto.krakow.pl UIN:10139051
http://www.callisto.krakow.pl/~twilight
"We would have better films if we shot less films and more actors"





Poprzedni Następny
Wiadomość
Spis treści
From: jfox_at_nospam_friko6.onet.pl (J.F.)
Subject: Re: przerzutnik D pytanie
Date: Fri, 23 Feb 2001 23:19:45 GMT


On Fri, 23 Feb 2001 17:27:56 +0100, Marek Lewandowski wrote:
No wiesz, zasada jego dzialania jest to, ze rejestruje sygnal na wejsciu D
przy pomocy zbocza zegarowego. Aby zbocze zauwazylo i przenioslo ten stan na
wyjscie Q to musi byc zachowany timing D data setup to clk edge - jakos tak
go nazwijmy. Na wyjsciu Q mozesz miec nieobliczalne stany jesli rejestrujesz
przebieg, ktory sie akurat zmienia.

Z polskiego na ludzki: Jak tak zrobisz, będziesz miał ruletkę o wyniku
zależnym od producenta kostki, konfiguracji i stanu elementów w okolicy tego
scalaka, temperatury, wilgotności, reumatyzmu pradziadka itp.

Gorzej. Byl rumor przed laty ze w takim momencie wyjscie przerzutnika
potrafi przyjac wartosc naprawde nieokreslona - tzn pomiedzy poziomem
0 a 1, i w takim stanie utrzymac sie stosunkowo dlugo - kilkaset ns
przynajmniej. Okreslano to "metastable" - od tego niby-stabilnego
[relatywnie dosc dlugo trwal] stanu nieokreslonego .. Nie zdarza sie
to zawsze - ale czestosc zalezy od czasu ustalenia ..
No i okazalo sie ze sporo kosci, chyba nawet wszystkie, cierpia na ten
efekt, zdaje sie ze on jest nawet nieunikniony - dopiero wtedy
pojawily sie nowe "metastable-resistant" kosci, o ktorych
nawet producent [TI] pisze ze "drastically reduced the probability"
...

J.


Poprzedni Następny
Wiadomość
Spis treści
From: JA <andr_at_nospam_chall.ifj.edu.pl>
Subject: Re: przerzutnik D pytanie
Date: Mon, 26 Feb 2001 10:38:43 +0100




"J.F." wrote:


Gorzej. Byl rumor przed laty ze w takim momencie wyjscie przerzutnika
potrafi przyjac wartosc naprawde nieokreslona - tzn pomiedzy poziomem
0 a 1, i w takim stanie utrzymac sie stosunkowo dlugo - kilkaset ns
przynajmniej.

juz nie pamietam, jak to bylo 'przed laty' :)
teraz stan metastable trawa od ulamkow do kilku
ns;
Xilinx kilka miesiecy temu twierdzil, ze nie potrafi
go zmierzyc w swych najnowszych FPGA;
[ale oczywiscie i tak ten czas jest > 0]


No i okazalo sie ze sporo kosci, chyba nawet wszystkie,

dokladnie wszystkie przerzutniki na to cierpia,
stad pojawily sie rozne techniki synchronizacji wejsc do
zegara systemowego, glownie podwojne zatrzaskiwanie;


J.

JA

Poprzedni Następny
Wiadomość
Spis treści
From: jfox_at_nospam_friko6.onet.pl (J.F.)
Subject: Re: przerzutnik D pytanie
Date: Fri, 23 Feb 2001 23:19:47 GMT


On Fri, 23 Feb 2001 13:42:30 +0000, kobra wrote:
zalozmy ze zwieram wejscie D z zegarowym i teraz
jezeli na tym wejsciu sygnal jest taki
wej D+T _______|````| _________
Q _______|````````````````````
czy tak bedzie w praktyce, czy jesli zrobie taki uklad w praktyce to on
sie tak bedzie zachowywal ?
czy sygnal na wejsciu D musi byc juz tam przed rozpoczeciem narastania
zbocza zegarowego

Istnieja dwa czasy - oznaczane w katalogach tsetup i thold.
setup to czas przed zboczem zegara w ktorym dane juz musza byc
stabilne, thold to czas po tym zboczu przez ktory dane musza byc
jeszcze stabilne. W przeciwnym razie stan jest nieokreslony
a nawet patrz "metastability" w nastepnym poscie.

O ile pamietam to chyba wszystkie produkowane uklady maja thold=0.
tsetup to juz jednak kilkadziesiat ns [kilka w najszybszych chipach]

J.