Próbnik stanów logicznych



Masz problem? Zapytaj na forum elektroda.pl

Poprzedni Następny
Wiadomość
Spis treści
From: "Tomasz Wojciechowski" <tom997_at_nospam_poczta.onet.pl>
Subject: Próbnik stanów logicznych
Date: Fri, 3 Mar 2000 00:41:36 +0100


Cześć
Zwracam się z prośbą związaną z projektem ("Próbnik stanów logicznych").
Chodzi o urządzenie które pozwala wykrywać stany logiczne na 8 wejściach
jednocześnie układów TTL i CMOS. Mam kłopot związany z rozpoznawaniem
zasilania i masy. Wykrycie zasilania i masy jest konieczne do zasilania
próbnika z badanego układu i dalszego testowania pozostałych pinów. Mam
koncepcję jak ten problem rozwiązać teoretycznie. Otóż wydaje mi się, że
zasilanie można wykryć zakładając, że pin zasilania ma napięcie o
największej wartości. Gorzej wygląda wykrycie masy bo wydaje mi się, że masa
nie jest najniższą wartością. To tylko teoretyczne rozważania i trudno mi
ocenić, czy są prawdziwe, dlatego proszę o pomoc bo nie mam żadnej koncepcji
rozwiązania tego problemu, a opisane w literaturze próbniki nie zawierają
rozwiązania tego problemu.
Kolejny problem to powielenie próbnika tak by mógł testować 8 pinów. Proszę
o radę o jak najprostsze rozwiązanie. Poza tym chciałbym dowiedzieć się
czegoś odnośnie wykorzystania układów PLD ( GAL) do tego celu.

tom997_at_nospam_poczta.onet.pl