Bezpieczne odłączanie zasilania układów CMOS: uwagi o latch-up i diodach zabezpieczających
Re: Odlaczanie _tylko_zasilania_ scalakow.
From: Grzegorz Redlarski <gred_at_nospam_kki.net.pl>
Subject: Re: Odlaczanie _tylko_zasilania_ scalakow.
Date: Mon, 02 Apr 2001 07:39:16 +0200
28 Mar 2001 11:45:45 +0100 jfox_at_nospam_friko6.onet.pl (J.F.) napisal:
uklady CMOS akurat maja na kazdym wejsciu, a moze i wyjsciu, dwie diody
podlaczone do zasilania i chroniace przed przepieciami. Co przy okazji
znaczy ze wysoki stan na jednym wejsciu potrafi zasilic cala reszte
ukladu [podobnie z masa]. I jest to dla scalaka dos bezpieczne.
Warto by jednak sprawdzic na ile uklad odporny jest na latch-up.
Typowe kosci prawdopodobnie sa dopracowane pod tym wzgledem ale byc
moze jakies bardzo szybkie uklady albo stare, albo jakies uK, PLD,
ADC, DAC itd. okaza sie zbyt malo odporne. Uklad moze pasc wowczas nie
przy wylaczeniu zasilania ale przy powtornym zalaczeniu.
W skrocie, zjawisko latch-up polega na tym, ze prad z pinu wejsciowego
plynacy przez diode "zabezpieczajaca" do VDD dziala jak prad bramki
dla "pasozytniczego tyrystora" i wlacza go zwierajac VDD z VSS.
gr