Jak zbudować układ 8051 z AT89C52, RAM i EPROM z pełną funkcjonalnością?
8051+EPROM+SRAM
From: Marian Guc <mguc_at_nospam_poczta.wp.pl>
Subject: 8051+EPROM+SRAM
Date: Wed, 13 Jun 2001 11:20:05 +0200
Potrzebuję schemacik takiego zestawu. Przy czym pamięc ram zawierac
będzie dane i program.
Jak zmontować najprościej taki układ?
Czy jeżeli użyję AT89C52 + RAM i wejście 31 (_EA) nie będzie podłšczone
do masy)
będę mógł korzystać z obu pamięci do wykonywania programu? (tzn.
wewnętrzny
FLASH) + RAM?
Z góry dziękuję za odpowiedź ..
--
Z pozdrowieniami
Marian Guc GG:812853
+===============*==================================+
| MAG from MAAG | A1200/EBox OS3.9 BPPC-200/040-25 |
| mguc_at_nospam_wp.pl | FastATA & Mediator + Voodo3 |
+===============*==================================+
From: "Andy" <anok_at_nospam_ceti.pl>
Subject: Re: 8051+EPROM+SRAM
Date: Wed, 13 Jun 2001 13:23:21 +0200
"Marian Guc" <mguc_at_nospam_poczta.wp.pl> wrote in message
news:3B273045.8638C974_at_nospam_poczta.wp.pl...
...
Czy jeżeli użyję AT89C52 + RAM i wejście 31 (_EA) nie będzie podłšczone
do masy)
będę mógł korzystać z obu pamięci do wykonywania programu? (tzn.
wewnętrzny
FLASH) + RAM?
...
w '51 przestrzen adresowa RAM'u i kodu programu sa rozdzielone
musisz zrobic jakas prosta logike sterujaca, zeby widziec RAM
w przestrzeni XRAM i rownoczesnie w ROM
do sterowania ROM'u sluzy sygnal ~PSEN
a do sterowania RAM'u ~RD i ~WR
Andrzej
From: Marian Guc <mguc_at_nospam_poczta.wp.pl>
Subject: Re: 8051+EPROM+SRAM
Date: Wed, 13 Jun 2001 13:44:58 +0200
Andy wrote:
w '51 przestrzen adresowa RAM'u i kodu programu sa rozdzielone
musisz zrobic jakas prosta logike sterujaca, zeby widziec RAM
w przestrzeni XRAM i rownoczesnie w ROM
do sterowania ROM'u sluzy sygnal ~PSEN
a do sterowania RAM'u ~RD i ~WR
Czyli jeżeli do sterowania ~RD RAM-u wykorzystam iloczyn PSEN i RD to powonno
działać?
Widziałem takie rozwišzanie gdzies ... dlatego pytam
--
Z pozdrowieniami
Marian Guc GG:812853
+===============*==================================+
| MAG from MAAG | A1200/EBox OS3.9 BPPC-200/040-25 |
| mguc_at_nospam_wp.pl | FastATA & Mediator + Voodo3 |
+===============*==================================+
From: "Grzegorz Kurczyk" <control_at_nospam_post.pl>
Subject: Re: 8051+EPROM+SRAM
Date: Wed, 13 Jun 2001 16:41:36 +0200
Użytkownik Marian Guc <mguc_at_nospam_poczta.wp.pl> w wiadomości do grup dyskusyjnych
napisał:3B27523A.528395AA_at_nospam_poczta.wp.pl...
Witam
Czyli jeżeli do sterowania ~RD RAM-u wykorzystam iloczyn PSEN i RD to
powonno
działać?
Dokładnie tak. Stosowałem kiedyś takie rozwiązanie (brameczka 74LS08). W
pamięci procesora był program pobierający dane z szeregówki i wrzucający je
do RAMu. Po zakończeniu pobierania wykonywany był skok do programu zawartego
w RAMie. Kiedyś też z braku symulatora pamięci EPROM stosowałem jeszcze inne
rozwiązanie w systemie na 80C31 (to ten bez wewnętrznej pamięci programu).
System miał dwa przyciski RESET, które działały w ten sposób, że naciśnięcie
pierwszego powodowało przyłączenie nogi OE w EPROM-ie (2764) do sygnału PSEN
i nogi RD w RAM-ie (6264) do sygnału RD w procesorze, a następnie
wygenerowanie sygnału RESET dla procesora. Naciśnięcie drugiego RESET-u
podwieszało nogę OE w stanie wysokim (EPROM zablokowany) i podpięcie nogi RD
w RAM-ie do sygnału PSEN w procesorze i podanie RESET-u na procesor.
Najpierw naciskałem pierwszy RESET i procesor startował z EPROMu program
obsługujący transmisję danych z RS-a do pamięci RAM. Przesyłałem z PC-ta
program i naciskałem drugi RESET. W tym momencie jednoukładowiec startował
program załadowany w RAM-ie. W sumie cały układ to był przerzutnik RS i
kilka bramek.
--
Pozdrawiam
Grzegorz
http://www.control.prv.pl
ftp://213.25.234.186
control_at_nospam_post.pl