Pamieci synchroniczne



Masz problem? Zapytaj na forum elektroda.pl

Poprzedni Następny
Wiadomość
Spis treści
From: "Sebb" <seba_j_at_nospam_o2.pl>
Subject: Pamieci synchroniczne
Date: Wed, 2 Jun 2004 20:26:18 +0200


Czy ktos wie czym sie rozni pamiec synchroniczna od asynchronicznej.Czy
synchroniczna moge taktowac dowolnym zegarem (np 59MHz dla czasu dostepu
10ns)

--
Pozdrawiam
Sebastian J.
Gennex Microsystems
********************************************



========
Path: news-archive.icm.edu.pl!news2.icm.edu.pl!fu-berlin.de!newsfeed02.chello.at!news.chello.at.POSTED!53ab2750!not-for-mai

Poprzedni Następny
Wiadomość
Spis treści
From: =?ISO-8859-2?Q?G=F3rski_Adam?= <gorskia_at_nospam_wp.pl>
Subject: Re: Pamieci synchroniczne
Date: Thu, 03 Jun 2004 18:28:43 GMT


Użytkownik Sebb napisał:
Czy ktos wie czym sie rozni pamiec synchroniczna od asynchronicznej.Czy
synchroniczna moge taktowac dowolnym zegarem (np 59MHz dla czasu dostepu
10ns)


Pamięć synchroniczna ma zegar i wszystkie operacje są nim
synchronizowane. 10 ns nie określa cyklu odczytu z pamieci, a jedynie
długość cyklu zegara.
Pamięć asynchroniczna posiada sygnały kontrolne decydujące o długości
czasu dostępu.
Długo by mówić ,ale wracając do tematu - tak można zastosować
częstotliwość 59 MHz do taktowania pamieci synchronicznych o czasie
dostepu 10ns.

Adam Górski

========
Path: news-archive.icm.edu.pl!newsfeed.gazeta.pl!opal.futuro.pl!newsfeed.tpinternet.pl!atlantis.news.tpi.pl!news.tpi.pl!not-for-mai

Poprzedni Następny
Wiadomość
Spis treści
From: "Sebb" <seba_j_at_nospam_o2.pl>
Subject: Re: Pamieci synchroniczne
Date: Fri, 4 Jun 2004 09:32:29 +0200



Użytkownik "Górski Adam" <gorskia_at_nospam_wp.pl> napisał w wiadomości
news:v5Kvc.43408$vP.41666_at_nospam_news.chello.at...
Użytkownik Sebb napisał:
Czy ktos wie czym sie rozni pamiec synchroniczna od asynchronicznej.Czy
synchroniczna moge taktowac dowolnym zegarem (np 59MHz dla czasu dostepu
10ns)


Pamięć synchroniczna ma zegar i wszystkie operacje są nim
synchronizowane. 10 ns nie określa cyklu odczytu z pamieci, a jedynie
długość cyklu zegara.
Pamięć asynchroniczna posiada sygnały kontrolne decydujące o długości
czasu dostępu.
Długo by mówić ,ale wracając do tematu - tak można zastosować
częstotliwość 59 MHz do taktowania pamieci synchronicznych o czasie
dostepu 10ns.

Adam Górski

Hmm,chce taka pamiec synchroniczna podlaczyc pod przetwornik CA 11ns.Czy
pamiec synchroniczna sterowana z zegara zewnetrzenego(zegar przelacza
adresy) moze byc przelaczana z dowolna czestotliwoscia (chce sterowac
szybkoscia przelaczania adresow w zakresie od 10-100MHz z krokiem co 1
Hz).Jaki jest czas propagacji sygnalu na wysciu takiej pamieci 10ns
Pamieci synchroniczne to typowe moduly DIMM do PC,osobne pamieci
asynchroniczne sa drozsze ale czy lepsze,czy bardziej sie do tego
nadaja?Ponizej schemat jak chce to podlaczyc
--------------
--------- A0-A15 | licznik 16 bit |
| |----------------| |
| RAM | D0-D8 -------------
| |-------------przetw.DA
| |
---------
|clk 10-100MHz

czy takie rozwiazanie ma szanse realizacji?

seba



========
Path: news-archive.icm.edu.pl!newsfeed.gazeta.pl!news.task.gda.pl!newsfeed00.sul.t-online.de!newsfeed01.sul.t-online.de!t-online.de!195.34.132.50.MISMATCH!newsfeed02.chello.at!news.chello.at.POSTED!53ab2750!not-for-mai

Poprzedni Następny
Wiadomość
Spis treści
From: =?ISO-8859-2?Q?G=F3rski_Adam?= <gorskia_at_nospam_wp.pl>
Subject: Re: Pamieci synchroniczne
Date: Fri, 04 Jun 2004 17:03:25 GMT


Użytkownik Sebb napisał:
Użytkownik "Górski Adam" <gorskia_at_nospam_wp.pl> napisał w wiadomości
news:v5Kvc.43408$vP.41666_at_nospam_news.chello.at...

Użytkownik Sebb napisał:

Czy ktos wie czym sie rozni pamiec synchroniczna od asynchronicznej.Czy
synchroniczna moge taktowac dowolnym zegarem (np 59MHz dla czasu dostepu
10ns)


Pamięć synchroniczna ma zegar i wszystkie operacje są nim
synchronizowane. 10 ns nie określa cyklu odczytu z pamieci, a jedynie
długość cyklu zegara.
Pamięć asynchroniczna posiada sygnały kontrolne decydujące o długości
czasu dostępu.
Długo by mówić ,ale wracając do tematu - tak można zastosować
częstotliwość 59 MHz do taktowania pamieci synchronicznych o czasie
dostepu 10ns.

Adam Górski


Hmm,chce taka pamiec synchroniczna podlaczyc pod przetwornik CA 11ns.Czy
pamiec synchroniczna sterowana z zegara zewnetrzenego(zegar przelacza
adresy) moze byc przelaczana z dowolna czestotliwoscia (chce sterowac
szybkoscia przelaczania adresow w zakresie od 10-100MHz z krokiem co 1
Hz).Jaki jest czas propagacji sygnalu na wysciu takiej pamieci 10ns
Pamieci synchroniczne to typowe moduly DIMM do PC,osobne pamieci
asynchroniczne sa drozsze ale czy lepsze,czy bardziej sie do tego
nadaja?Ponizej schemat jak chce to podlaczyc
--------------
--------- A0-A15 | licznik 16 bit |
| |----------------| |
| RAM | D0-D8 -------------
| |-------------przetw.DA
| |
---------
|clk 10-100MHz

czy takie rozwiazanie ma szanse realizacji?

seba



Poczytaj najpierw o pamieciach synchronicznych.
Owszem takie rozwiązanie ma pewne szanse realizacji. Pewne......
Na pewno nie osiągniesz przepustowości 100MB/s z pamiecią synchroniczną
z zegarem 10ns i szyna danych 8 bitów.
Pamięć synchroniczna wymaga ,aby sterownik wysyłął do niej rozkazy
sterujące ,odświeżania i inne . Adres jest także multipleksowany.

Adam Górski

========
Path: news-archive.icm.edu.pl!mat.uni.torun.pl!news.man.torun.pl!news.man.poznan.pl!newsfeed.tpinternet.pl!atlantis.news.tpi.pl!news.tpi.pl!not-for-mai

Poprzedni Następny
Wiadomość
Spis treści
From: "Sebb" <seba_j_at_nospam_o2.pl>
Subject: Re: Pamieci synchroniczne
Date: Fri, 4 Jun 2004 20:09:42 +0200


******************************************
Użytkownik "Górski Adam" <gorskia_at_nospam_wp.pl> napisał w wiadomości
news:xX1wc.48789$vP.17155_at_nospam_news.chello.at...
Użytkownik Sebb napisał:
Użytkownik "Górski Adam" <gorskia_at_nospam_wp.pl> napisał w wiadomości
news:v5Kvc.43408$vP.41666_at_nospam_news.chello.at...

Użytkownik Sebb napisał:

Czy ktos wie czym sie rozni pamiec synchroniczna od asynchronicznej.Czy
synchroniczna moge taktowac dowolnym zegarem (np 59MHz dla czasu
dostepu
10ns)


Pamięć synchroniczna ma zegar i wszystkie operacje są nim
synchronizowane. 10 ns nie określa cyklu odczytu z pamieci, a jedynie
długość cyklu zegara.
Pamięć asynchroniczna posiada sygnały kontrolne decydujące o długości
czasu dostępu.
Długo by mówić ,ale wracając do tematu - tak można zastosować
częstotliwość 59 MHz do taktowania pamieci synchronicznych o czasie
dostepu 10ns.

Adam Górski


Hmm,chce taka pamiec synchroniczna podlaczyc pod przetwornik CA 11ns.Czy
pamiec synchroniczna sterowana z zegara zewnetrzenego(zegar przelacza
adresy) moze byc przelaczana z dowolna czestotliwoscia (chce sterowac
szybkoscia przelaczania adresow w zakresie od 10-100MHz z krokiem co 1
Hz).Jaki jest czas propagacji sygnalu na wysciu takiej pamieci 10ns
Pamieci synchroniczne to typowe moduly DIMM do PC,osobne pamieci
asynchroniczne sa drozsze ale czy lepsze,czy bardziej sie do tego
nadaja?Ponizej schemat jak chce to podlaczyc
--------------
--------- A0-A15 | licznik 16 bit |
| |----------------| |
| RAM | D0-D8 -------------
| |-------------przetw.DA
| |
---------
|clk 10-100MHz

czy takie rozwiazanie ma szanse realizacji?

seba



Poczytaj najpierw o pamieciach synchronicznych.
Owszem takie rozwiązanie ma pewne szanse realizacji. Pewne......
Na pewno nie osiągniesz przepustowości 100MB/s z pamiecią synchroniczną
z zegarem 10ns i szyna danych 8 bitów.
Pamięć synchroniczna wymaga ,aby sterownik wysyłął do niej rozkazy
sterujące ,odświeżania i inne . Adres jest także multipleksowany.

Adam Górski

czyli zostaje asynchroniczna.Co do czytania to probowalem poszukac czegos w
necie o synchronicznych,bez skutku.



========
Path: news-archive.icm.edu.pl!mat.uni.torun.pl!news.man.torun.pl!news.man.poznan.pl!pwr.wroc.pl!panorama.wcss.wroc.pl!not-for-mai

Poprzedni Następny
Wiadomość
Spis treści
From: Gall <q.uasim_od_at_wp_at_nospam_wp.pl>
Subject: Re: Pamieci synchroniczne
Date: Fri, 04 Jun 2004 21:53:57 +0200


Górski Adam wrote:

Na pewno nie osiągniesz przepustowości 100MB/s z pamiecią synchroniczną
z zegarem 10ns i szyna danych 8 bitów.

To akurat zależy od typu pamięci. Ostatnio używałem pamięci
synchronicznej (72 bity (4*9bitów), 512Ksłów) do której zapis trwa 1
cykl zegarowy i można pisać do niej strumień danych w tempie zegara
systemowego. Adresy i linie sterujące są w niej oczywiście oddzielone od
danych. Zapis można prowadzić dla całej szerokości magistrali danych
(72b), albo dla dowolnie wybranej kombinacji 4 części 9 bitowych części
magistrali (można np. zapisać całą przestrzeń adresową najmłodszego
bajtu bez zmiany innych części słowa 72-bitowego :-).
Odczyt również jest strumieniowy z prędkością zegara z tą różnicą, że
dane pojawiają się opóźnione o 1 takt zegara w stosunku do adresu. Dla
odczytu strumienia to nie ma jednak żadnego znaczenia.

Pamięć synchroniczna wymaga ,aby sterownik wysyłął do niej rozkazy
sterujące

To załatwiają niezależne linie sterujące (tryb odczytu i zapisu, wybór
części magistrali danych itp.)

odświeżania i inne.

To tylko dla pamięci SDRAM. To, co napisałem powyżej dotyczy statycznej
pamięci synchronicznej.

Adres jest także multipleksowany.

Dla zastosowań w szybkich systemach nie jest multipleksowany ze względu
na znaczną spowolnienie czasu dostępu.

--
Pozdrawiam
Bartosz Sarama

========
Path: news-archive.icm.edu.pl!newsfeed.gazeta.pl!news.task.gda.pl!newsfeed00.sul.t-online.de!newsfeed01.sul.t-online.de!t-online.de!195.34.132.49.MISMATCH!newsfeed02.chello.at!news.chello.at.POSTED!53ab2750!not-for-mai

Poprzedni Następny
Wiadomość
Spis treści
From: =?ISO-8859-2?Q?G=F3rski_Adam?= <gorskia_at_nospam_wp.pl>
Subject: Re: Pamieci synchroniczne
Date: Fri, 04 Jun 2004 20:32:29 GMT


Użytkownik Gall napisał:
Górski Adam wrote:

Na pewno nie osiągniesz przepustowości 100MB/s z pamiecią
synchroniczną z zegarem 10ns i szyna danych 8 bitów.


To akurat zależy od typu pamięci. Ostatnio używałem pamięci
synchronicznej (72 bity (4*9bitów), 512Ksłów) do której zapis trwa 1
cykl zegarowy i można pisać do niej strumień danych w tempie zegara
systemowego. Adresy i linie sterujące są w niej oczywiście oddzielone od
danych. Zapis można prowadzić dla całej szerokości magistrali danych
(72b), albo dla dowolnie wybranej kombinacji 4 części 9 bitowych części
magistrali (można np. zapisać całą przestrzeń adresową najmłodszego
bajtu bez zmiany innych części słowa 72-bitowego :-).
Odczyt również jest strumieniowy z prędkością zegara z tą różnicą, że
dane pojawiają się opóźnione o 1 takt zegara w stosunku do adresu. Dla
odczytu strumienia to nie ma jednak żadnego znaczenia.

Pamięć synchroniczna wymaga ,aby sterownik wysyłął do niej rozkazy
sterujące


To załatwiają niezależne linie sterujące (tryb odczytu i zapisu, wybór
części magistrali danych itp.)

odświeżania i inne.


To tylko dla pamięci SDRAM. To, co napisałem powyżej dotyczy statycznej
pamięci synchronicznej.

Adres jest także multipleksowany.


Dla zastosowań w szybkich systemach nie jest multipleksowany ze względu
na znaczną spowolnienie czasu dostępu.

Zgadza się pisałem o SDRAM-ach.
BTW - całkiem fajny wynalazek to Twoje ramisko - w czym stosujesz ?

Adam Górski

========
Path: news-archive.icm.edu.pl!mat.uni.torun.pl!news.man.torun.pl!news.man.poznan.pl!pwr.wroc.pl!panorama.wcss.wroc.pl!not-for-mai

Poprzedni Następny
Wiadomość
Spis treści
From: Bartosz Sarama <q.uasim_od_at_wp_at_nospam_wp.pl>
Subject: Re: Pamieci synchroniczne
Date: Sat, 05 Jun 2004 00:39:19 +0200


Górski Adam wrote:
Zgadza się pisałem o SDRAM-ach.
BTW - całkiem fajny wynalazek to Twoje ramisko - w czym stosujesz ?

W urządzeniu przetwarzającym strumień danych :-)

--
Pozdrawiam
Bartosz Sarama

========
Path: news-archive.icm.edu.pl!news2.icm.edu.pl!newsfeed.tpinternet.pl!atlantis.news.tpi.pl!news.tpi.pl!not-for-mai