Symulowanie w Max+PlusII pinow bidir.



Masz problem? Zapytaj na forum elektroda.pl

Poprzedni Następny
Wiadomość
Spis treści
From: Adam Polus <howkins_at_nospam_kki.net.pl>
Subject: Symulowanie w Max+PlusII pinow bidir.
Date: Wed, 26 Jul 2000 22:38:41 GMT


6,

mam pytanie:

jak powinienem sporzadzic plik z zadanymi do symulacji przebiegami?

Chetnie przesle pliki z banalnym projektem (np. jakies dwa przerzutniki
z uzyciem pinow bidir) celem dokladnego dogadania sie!

UWAGA: Nie znam VHDL i Veriloga! (choc tu to pewnie nie bedzie
przeszkadzac)

Poazdrawiam
Adam Polus


Poprzedni Następny
Wiadomość
Spis treści
From: JA <andr_at_nospam_chall.ifj.edu.pl>
Subject: Re: Symulowanie w Max+PlusII pinow bidir.
Date: Thu, 27 Jul 2000 13:09:15 +0200



Adam Polus wrote:

jak powinienem sporzadzic plik z zadanymi do symulacji przebiegami?

1. skompilowac projekt
2. otworzyc symulator
3. z menu wybrac "NEW" i w okienku ktore wyskoczy
wybrac "Waveform Editor file"
4. zrobic 'save' [przyjmujac proponowana nazwe]
5. z menu [okno 'Waveform Editor' musi byc aktywne] 'Node'
wybrac 'Enter Nodes from SNF'
6. w okienku ktore wyskoczy kliknac 'List'
7. wybrac wszystkie 'IN' + to wyjscia/nody wewnetrzne
ktore sie chce ogladac;
8. 'narysowac' przebiegi sygnalow 'IN'
9. 'STRAT' w okienku symulatora;


PRZECZYTAC MANUAL DO MAXPLUS, [w menu -> help],
tam wszystko jest opisane;

Chetnie przesle pliki z banalnym projektem (np. jakies dwa przerzutniki
z uzyciem pinow bidir) celem dokladnego dogadania sie!

nie trzeba :)

UWAGA: Nie znam VHDL i Veriloga! (choc tu to pewnie nie bedzie
przeszkadzac)

w symulacji raczej nie;


Adam Polus

JA

Poprzedni Następny
Wiadomość
Spis treści
From: Adam Polus <howkins_at_nospam_kki.net.pl>
Subject: Re: Symulowanie w Max+PlusII pinow bidir.
Date: Sun, 30 Jul 2000 23:24:53 GMT


JA wrote:

...

ciach

...
to wiedzialem, ale dzieki. Faktycznie zle sie wyrazilem!!!!

Chetnie przesle pliki z banalnym projektem (np. jakies dwa przerzutniki
z uzyciem pinow bidir) celem dokladnego dogadania sie!

nie trzeba :)

Jestem swiecie przekonany, ze nie bede w stanie w jasny sposob tego
opisac!!! Jeszcze raz wystepuje z prosba czy mozna przeslac pliki, na
podstawie ktorych wszystko stanie sie jasne!!!! NIE CHCE ZBYTNIO
ZAWRACAC GLOWY, dlatego jesli pan nie ma czasu nie bede sie narzucal!!!

Dziekuje
Pozdrawiam
Adam


Poprzedni Następny
Wiadomość
Spis treści
From: "Juliusz" <jul_at_nospam_fom.pl>
Subject: Re: Symulowanie w Max+PlusII pinow bidir.
Date: Mon, 31 Jul 2000 04:35:10 GMT


Jestem swiecie przekonany, ze nie bede w stanie w jasny sposob tego
opisac!!!

To my wiemy :-)

Jeszcze raz wystepuje z prosba czy mozna przeslac pliki, na
podstawie ktorych wszystko stanie sie jasne!!!! NIE CHCE ZBYTNIO
ZAWRACAC GLOWY, dlatego jesli pan nie ma czasu nie bede sie narzucal!!!


Sluchaj Adamie :-) Prosilem cie o wyjasnienie, proste. Jak ma dzialac twoj
uklad. Podlaczyles sobie wszystko do PLD i myslisz, ze tak to sobie ruszy.

Jesli myslisz, ze zrobisz sobie zatrask (tfu) wieloliniowy z muxem i
przepuscisz sobie przez PLD kilka przypadkowych sygnalow to bedzie ci to
dzialac ? Wiec ci odpowiadam, ze nie bedzie !
Po pierwsze pogwalcisz wlasne timingi, ktore ci wyjda po syntezie (bokiem)
-) Bedziesz widzal sygnaly sterujace na wyjsciach zupelnie niepowiazanych i
odwrotnie.
Ten programator musi byc synchronicza maszyna stanow, a nie analogowym polem
komutacyjnym.

Wyslales ten schemat i czy mozesz wyjasnic koncepcje (twoja) jego dzialania
? Slowami po kolei, wchodza dane, sygnaly sterujace i robie to i tamto....
Umiesz tak to napisac ?

Ogolnie wszystkie piny typu inout symulujesz fazami, kolejno, robiac do tego
testbencha. Jedno ci tylko powiem, ze CPLD to nie sa uklady zeby na nich
robic latche i do tego z wyjsciami inout. Tfu, to jest najgorsza rzecz jaka
moze byc i przewaznie robi sie wszystko zeby lachy nie robic...

rozumiesz co napisalem ?

Juliusz




Poprzedni Następny
Wiadomość
Spis treści
From: JA <andr_at_nospam_chall.ifj.edu.pl>
Subject: Re: Symulowanie w Max+PlusII pinow bidir.
Date: Mon, 31 Jul 2000 10:07:03 +0200




Juliusz wrote:

Jesli myslisz, ze zrobisz sobie zatrask (tfu) wieloliniowy z muxem i
przepuscisz sobie przez PLD kilka przypadkowych sygnalow to bedzie ci to
dzialac ? Wiec ci odpowiadam, ze nie bedzie !
Po pierwsze pogwalcisz wlasne timingi, ktore ci wyjda po syntezie (bokiem)
-) Bedziesz widzal sygnaly sterujace na wyjsciach zupelnie niepowiazanych i
odwrotnie.
Ten programator musi byc synchronicza maszyna stanow, a nie analogowym polem
komutacyjnym.

Wyslales ten schemat i czy mozesz wyjasnic koncepcje (twoja) jego dzialania
? Slowami po kolei, wchodza dane, sygnaly sterujace i robie to i tamto....
Umiesz tak to napisac ?

Ogolnie wszystkie piny typu inout symulujesz fazami, kolejno, robiac do tego
testbencha. Jedno ci tylko powiem, ze CPLD to nie sa uklady zeby na nich
robic latche i do tego z wyjsciami inout. Tfu, to jest najgorsza rzecz jaka
moze byc i przewaznie robi sie wszystko zeby lachy nie robic...

rozumiesz co napisalem ?

ja, szczerze mowiac, nie bardzo ... :)


Juliusz


JA

Poprzedni Następny
Wiadomość
Spis treści
From: JA <andr_at_nospam_chall.ifj.edu.pl>
Subject: Re: Symulowanie w Max+PlusII pinow bidir.
Date: Mon, 31 Jul 2000 10:04:09 +0200




Adam Polus wrote:


Jestem swiecie przekonany, ze nie bede w stanie w jasny sposob tego
opisac!!! Jeszcze raz wystepuje z prosba czy mozna przeslac pliki, na
podstawie ktorych wszystko stanie sie jasne!!!! NIE CHCE ZBYTNIO
ZAWRACAC GLOWY, dlatego jesli pan nie ma czasu nie bede sie narzucal!!!

Dziekuje
Pozdrawiam
Adam


niech Pan przesle te pliki z jakims komentarzem, o co chodzi,
jesli wyjasnienie ponizej to ciagle nie to, o co chodzi,
ale odpowiedz za kilka dni, bo jutro musze sie przejechac
1000 kilometrow;

z tytulu sadzac, chodzi glownie o piny bidir;

jesli ma Pan piny bidir w swoim projekcie, powiedzmy
DATA[15..0], to Waveform Editor o okienku 'enter nodes from SNF'
pokaze Panu piny DATA osobno jako IN i jako OUT,
DATA[15..0](I) oraz DATA[15..0](O);

DATA IN moze Pan edytowac, czyli symulowac stany wejsciowe,
na pinach DATA OUT zobaczy Pan jak te linie steruje
Panski uklad;

niech Pan pamieta, ze DATA[](I) powinny byc w stanie 'Z',
gdy Panska logika steruje te piny [jak w zyciu :)];

JA