Mieszanie linii adresowych w SDRAM ? jakie są granice w układach z mikroprocesorem?
Nietypowe podlaczenie SDRAM.
From: Wlad <whanski_at_nospam_wp.pl>
Subject: Nietypowe podlaczenie SDRAM.
Date: Fri, 09 Jul 2004 08:19:27 +0200
   
Czesc,   
Mam przed soba uklad oparty na szybkim mikroprocesorze pracujacy z    
zewnetrzna pamiecia SDRAM. Uklad zaprojektowal ktos inny a ja chcialbym    
go uruchomic. Jest tu jednak jedna rzecz, ktora mocno mnie zastanawia.   
Prawdopodobnie aby ulatwic sobie prowadzenie sciezek na plytce gosc    
pomieszal linie adresowe i linie danych. Dla przykladu: na nozke D0    
pamieci wchodzi sygnal D7 z procesora. O ile pomieszanie linii danych    
nie budzi moich watpliwosci to pomieszanie adresowych wydaje mi sie    
niedopuszczalne. I stad moje zapytanie: w jakim zakresie dozwolone jest    
mieszanie linii adresowych przy SDRAM? Wszelkie sygnaly sterujace    
SDRAMem sa podlaczone prawidlowo (RAS#,CAS#,CLK,CKE,UDQM,LDQM,WE#,CE#).   
Podlaczenie linii adresowych jest nastepujace:   
SDRAM		uP   
------------------   
A0		A5   
A1		A4   
A2		A3   
A3		A2   
A4		A14   
A5		A13   
A6		A12   
A7		A11   
A8		A10   
A9		A9   
A10		A6   
A11		A8   
A12		A7   
BA0		A15	(linia wyboru banku)   
BA1		A16	(linia wyboru banku)   
Czy ktos mi cos podpowie?   
Dzieki   
Wlad   
========   
Path: news-archive.icm.edu.pl!mat.uni.torun.pl!news.man.torun.pl!newsfeed.pionier.net.pl!news.task.gda.pl!newsfeed.atman.pl!newsfeed.tpinternet.pl!atlantis.news.tpi.pl!news.tpi.pl!not-for-mai   
From: "szogun" <szikaka_usun_to_at_nospam_o2.pl>
Subject: Re: Nietypowe podlaczenie SDRAM.
Date: Fri, 9 Jul 2004 08:40:35 +0200
   
Uzytkownik "Wlad" <whanski_at_nospam_wp.pl> napisal w wiadomosci   
news:40EE38EF.8090605_at_nospam_wp.pl...   
Czesc,   
------------------   
A0 A5   
A1 A4   
A2 A3   
A3 A2   
A4 A14   
A5 A13   
A6 A12   
A7 A11   
A8 A10   
A9 A9   
A10 A6   
A11 A8   
A12 A7   
BA0 A15 (linia wyboru banku)   
BA1 A16 (linia wyboru banku)   
Czy ktos mi cos podpowie?   
   
Witam   
jesli to  jest tylko pmiec to moim zdaniem nie ma zadnego znaczenia  jak   
jest podlaczona (poza sygnalami sterujacymi) tak magistrala danych jak i   
adresów.   
bo w sumie czym sie rózni np 12 komórka od 1024 itp ?   
pozdr.   
szogun   
========   
Path: news-archive.icm.edu.pl!newsfeed.gazeta.pl!newsfeed.atman.pl!newsfeed.tpinternet.pl!atlantis.news.tpi.pl!news.tpi.pl!not-for-mai   
From: AlexY <alexy_at_nospam_irc.-cut_this-.pl>
Subject: Re: Nietypowe podlaczenie SDRAM.
Date: Fri, 09 Jul 2004 09:43:05 +0200
   
Użytkownik szogun napisał:   
jesli to  jest tylko pmiec to moim zdaniem nie ma zadnego znaczenia  jak   
jest podlaczona (poza sygnalami sterujacymi) tak magistrala danych jak i   
adresów.   
bo w sumie czym sie rózni np 12 komórka od 1024 itp ?   
   
w trybie burst i jakimkolwiek innym w ktorym pamiec przygotowuje do    
odczytu komorki o narastajacych adresach - danymi :)   
nie sprawdzalem w praktyce ale IMHO nie nalezy mieszac najnizszych linii    
adresowych ktore adresuja blok czytany w uzywanym trybie   
=======   
From: "www.elitel.pl" <ps_at_nospam_elitel.pl>
Subject: Re: Nietypowe podlaczenie SDRAM.
Date: Fri, 9 Jul 2004 09:37:02 +0200
   
Klopoty moga sie zaczac przy transferach "burst" o ile takie w ukladzie   
wystepuja.   
W takim przypadku kolejnosc linii adresowych ma znaczenie.   
P.   
========   
Path: news-archive.icm.edu.pl!news2.icm.edu.pl!newsfeed.atman.pl!newsfeed.tpinternet.pl!atlantis.news.tpi.pl!news.tpi.pl!not-for-mai   
From: "Krzysztof Rudnik" <rudnik_at_nospam_kki.net.pl>
Subject: Re: Nietypowe podlaczenie SDRAM.
Date: Fri, 9 Jul 2004 09:45:43 +0200
   
Uzytkownik "Wlad" <whanski_at_nospam_wp.pl> napisal w wiadomosci   
news:40EE38EF.8090605_at_nospam_wp.pl...   
Czesc,   
Mam przed soba uklad oparty na szybkim mikroprocesorze pracujacy z   
zewnetrzna pamiecia SDRAM. Uklad zaprojektowal ktos inny a ja chcialbym   
go uruchomic. Jest tu jednak jedna rzecz, ktora mocno mnie zastanawia.   
Prawdopodobnie aby ulatwic sobie prowadzenie sciezek na plytce gosc   
pomieszal linie adresowe i linie danych. Dla przykladu: na nozke D0   
pamieci wchodzi sygnal D7 z procesora. O ile pomieszanie linii danych   
nie budzi moich watpliwosci to pomieszanie adresowych wydaje mi sie   
   
Tutaj nie mam takiej pewnosci - o ile pamietam uklady SDRAM   
trzeba troche przytotowac do pracy poprzez rozne   
czytanie/pisanie pod wskazane adresy. Nie pamietam, czy dane sa wazne,   
jesli tak to taka zamiane trzeba uzwglednic w programie inicjalizujacym.   
Krzysiek Rudnik   
========   
Path: news-archive.icm.edu.pl!newsfeed.gazeta.pl!newsfeed.tpinternet.pl!atlantis.news.tpi.pl!news.tpi.pl!not-for-mai