PLL w AVR: Czy zegar x4 wpływa na czasy przełączania i działania? Analiza
Jeszcze cos o AVR'ach
From: "Juliusz" <jul_at_nospam_fom.pl>
Subject: Jeszcze cos o AVR'ach
Date: Sun, 12 Aug 2001 07:43:09 +0200
Zastanawia mnie jedna rzecz. Czy aby AVR nie ma w sobie PLL-ki powielajacej
zegar x4 i wewnetrzne operacje sa wykonywane szybciej. Moze Atmel sie tym
nie chwali ale cos mi tu smierdzi :-) Taka szybka logika TTL-o podobna
potrafi sie przelaczac w pojedyncze nanosekundy, a tu sa pewne kwiatki.
No wezmy przykladowo czasy przelaczania strobow /RD i /WR w stosunku do
zegara System Clock OUT. Jakos dziwnie dlugo one jeszcze stercza lub
pojawiaja sie z opoznieniem w stosunku do tego zegara i maja wartosci jakby
byly przesuniete o wielokrotnosc jednej czwartej okresu dolaczonego kwarcu.
To samo przychodzi mi na mysl czytajac opis wykonywania rozkazow w jednym
cyklu, niby jednym cyklu. Gdyby w PIC'a wpakowac PLL x4 to tez by to dalo
podobna specyfikacje co AVR.
Tej mojej tezie przeczy jedynie zapis, ze procesory AVR maja "FULLY STATIC
OPERATION". Moze wewnatrz siedzi niewidoczny zegar pomocniczy, ciekawie
dlugo od podania napiecia AVR startuje, tak jakby jednak jakis zegar tam w
srodku starowal i moze on sie pozniej synchronizuje do podanego clocka z
zewnatrz ?
No bo skad sa te dziwne przesuniecia czasowe. Procki maja wewnatrz
synchroniczna architekture wiec zaraz po zboczu wszelkie sygnaly by gasly
lub sie pojawialy. No ale margines bylby kilka ns zamiast kilkudziesieciu.
Ha! Mam zagwozdke :-)
Juliusz
From: "Zbyszek" <zew_at_nospam_poczta.onet.pl>
Subject: Re: Jeszcze cos o AVR'ach
Date: Sun, 12 Aug 2001 20:40:02 +0200
Użytkownik "Juliusz" <jul_at_nospam_fom.pl> napisał w wiadomości
news:9l5519$8u1$1_at_nospam_news.tpi.pl...
Zastanawia mnie jedna rzecz. Czy aby AVR nie ma w sobie PLL-ki
powielajacej
zegar x4 i wewnetrzne operacje sa wykonywane szybciej. Moze Atmel sie tym
nie chwali ale cos mi tu smierdzi :-) Taka szybka logika TTL-o podobna
potrafi sie przelaczac w pojedyncze nanosekundy, a tu sa pewne kwiatki.
No wezmy przykladowo czasy przelaczania strobow /RD i /WR w stosunku do
zegara System Clock OUT. Jakos dziwnie dlugo one jeszcze stercza lub
pojawiaja sie z opoznieniem w stosunku do tego zegara i maja wartosci
jakby
byly przesuniete o wielokrotnosc jednej czwartej okresu dolaczonego
kwarcu.
To samo przychodzi mi na mysl czytajac opis wykonywania rozkazow w jednym
cyklu, niby jednym cyklu. Gdyby w PIC'a wpakowac PLL x4 to tez by to dalo
podobna specyfikacje co AVR.
Tej mojej tezie przeczy jedynie zapis, ze procesory AVR maja "FULLY STATIC
OPERATION". Moze wewnatrz siedzi niewidoczny zegar pomocniczy, ciekawie
dlugo od podania napiecia AVR startuje, tak jakby jednak jakis zegar tam w
srodku starowal i moze on sie pozniej synchronizuje do podanego clocka z
zewnatrz ?
No bo skad sa te dziwne przesuniecia czasowe. Procki maja wewnatrz
synchroniczna architekture wiec zaraz po zboczu wszelkie sygnaly by gasly
lub sie pojawialy. No ale margines bylby kilka ns zamiast kilkudziesieciu.
Ha! Mam zagwozdke :-)
Juliusz
Sprawdzić by należało czy przy innych mniejszych częstotliwościach zegara
czy przesunięcie jest też o 1/4 jeśli tak to coś śmierdzi faktycznie jeśli
nie (czyli ma stałšwartość) to jest to opónienie bramek
From: "Juliusz" <jul_at_nospam_fom.pl>
Subject: Re: Jeszcze cos o AVR'ach
Date: Sun, 12 Aug 2001 22:40:58 +0200
"Zbyszek" <zew_at_nospam_poczta.onet.pl> wrote in message
news:9l6ihm$rdo$1_at_nospam_korweta.task.gda.pl...
Sprawdzić by należało czy przy innych mniejszych częstotliwościach zegara
czy przesunięcie jest też o 1/4 jeśli tak to coś śmierdzi faktycznie jeśli
nie (czyli ma stałšwartość) to jest to opónienie bramek
No ale o ile to opoznienie bramek ? O dziesiatki nanosekund ?
Analizujac timingi prockow gdzie takt ma 4 cykle wyraznie widac zaleznosc
zboczy CLK OUT w stosunku do pojawiania sie okreslonych zachowan...
Juliusz
From: Ireneusz Niemczyk <i.niemczyk_at_nospam_multispedytor.com.pl>
Subject: Re: Jeszcze cos o AVR'ach
Date: Mon, 13 Aug 2001 09:55:31 +0200
No ale o ile to opoznienie bramek ? O dziesiatki nanosekund ?
Analizujac timingi prockow gdzie takt ma 4 cykle wyraznie widac zaleznosc
zboczy CLK OUT w stosunku do pojawiania sie okreslonych zachowan...
Skoro procek jest FSO to nie będzie mu szkodziło taktowanie sygnałem
zmieniajšcym gwałtownie częstotliwość, jeśli natomiast w środku _coś próbuje być
ynteligentne_ to zapewne rozjedzie się na takim takcie.....trzeba tylko
sprawdzić - masz coś gotowego na AVR ? (u mnie chwilowo puchy).
--
PZD, Irek.N. (ALIAS)