Re: Zabezpieczenie ukladow logicznych 74(XX)xxx
Masz problem? Zapytaj na forum elektroda.pl
From: "Jacek" <jj14_at_nospam_wp.pl>
Subject: Re: Zabezpieczenie ukladow logicznych 74(XX)xxx
Date: Wed, 22 Aug 2001 12:53:41 +0200
Czy uklady logiszne serii 74(XX)xxx sa zabezpieczone przed zwarciem
wyjscia z GND/VCC? Jezeli nie to jak to zrobic tak zeby nie wplywato
to zbyt negatywnie na jakosc sygnalu wyjsciowego?
Pozdrawiam,
Krzysztof Oledzki
Jak pamiętam
TTL ( nie OC) ma na wyjściu dwa tranzystory komplementarne. "Górny" pnp ma
w obwodzie kolektora rezystor kolo 140-200om więc zwarcie koncówki
wyjściowej do GND powinien przez pewien czas znieść ( uszkodzić go może
rozpraszana moc w formie ciepła jeśli więcej niż jedna końcówka tego scalak
ma zwarcie do GND).
Gorzej to wygląda dla tranzystora npn, on 'żywcem' komutuje GND do końcówki
wyjściowej , więc podpięcie jej do VCC (5V) to gwarantowane kłopoty.
Polecam starą "cegłę" pod tytułem "Układy z serii UCY74.. /64...". Bardzo
stara książka ( ze 20 lat) jednak zawiera dużo informacji.
pozdr
From: jfox_at_nospam_friko6.onet.pl (J.F.)
Subject: Re: Zabezpieczenie ukladow logicznych 74(XX)xxx
Date: Wed, 22 Aug 2001 20:44:33 GMT
On Wed, 22 Aug 2001 12:53:41 +0200, Jacek wrote:
Jak pamiętam
TTL ( nie OC) ma na wyjściu dwa tranzystory komplementarne. "Górny" pnp ma
Zle pamietasz. Tranzystory nie sa komplementarne i "gorny" tez jest
npn. To chyba byly zreszta czasy gdy w scalakach pnp wychodzily
kiepsko ..
J.
From: "Jacek" <jj14_at_nospam_wp.pl>
Subject: Re: Zabezpieczenie ukladow logicznych 74(XX)xxx
Date: Fri, 24 Aug 2001 15:37:08 +0200
Jak pamiętam
TTL ( nie OC) ma na wyjściu dwa tranzystory komplementarne. "Górny" pnp
ma
Zle pamietasz. Tranzystory nie sa komplementarne i "gorny" tez jest
npn. To chyba byly zreszta czasy gdy w scalakach pnp wychodzily
kiepsko ..
J.
Masz rację!
Ale to i tak nie zmienia reszty wynurzeń. :)
Pozdrawiam
J