zabezpieczenie urzadzenia
Masz problem? Zapytaj na forum elektroda.pl
From: Lukasz Sacha <luke_at_nospam_mroweczka.rms.pl>
Subject: zabezpieczenie urzadzenia
Date: 9 Aug 2002 19:01:09 GMT
hejka,
mam taki problem, moze ktos bedzie umial mi pomoc:
jak wiadomo komputer podczas restartu wysyla na port lpt rozne dziwne
rzecziy w blizej nie okreslonym porzadku (z reszta moze i w okreslonym,
ale tak czy inaczej cos wysyla i ja nad tym nie mam kontroli).
mam urzadzonko, ktore jest podlaczone do tego portu.
chodzi o to, zeby zabezpieczyc je przed tymi sygnalami wysylanymi z
kompa podczas restartu (restart nie zawsze odbywa sie wtedy kiedy chcemy).
dla zabezpieczenia w moim przypadku wystarczy jedna z linii wyjsciowych
przerwac i podlaczyc do masy zamiast do lpt.
cos w ten desen:
LPT out o----o ---o--------o urzadzenie
o
|
GND o-----------+
mozna by to zrobic na przyklad na przekazniku...
urzadzenie ma dzialac caly czas i byc podlaczone do serwera.
wydaje mi sie, ze dobrym pomyslem jest tu zrobienie czegos w rodzaju
sekwencji startowej inicjujacej urzadzenie (np 1 na 8 bit potem 0 na 7,
itd.). po takiej sekwencji urzadzenie zaczelo by dopiero przyjmowac dane
(taka sekwencja zalaczala by przekaznik).
teraz trzeba by zrobic tak, zeby podczas resetu kompa, urzadzenie rowniez
sie jakby resetowalo (wymagalo ponownej inicjacji - tzn. przekaznik jest
rozlaczany).
jeszcze tylko zaznacze, ze mam wolne 3 wyjscia i jedno wejscie (ew. 3
wejscia, jesli beda bardzo potrzebne, ale sadze, ze kluczowe sa tu wyjscia).
jakby cos bylo nie jasne to napiszcie
dzieki.
--
Lukasz
From: Lukasz Sacha <luke_at_nospam_mroweczka.rms.pl>
Subject: Re: zabezpieczenie urzadzenia
Date: 9 Aug 2002 21:58:20 GMT
no coz, moze rzeczywiscie nie wyjasnilem dostatecznie o co chodzi.
sprobuje jeszcze raz.
mam urzadzenie podlaczone do portu lpt. korzysta ono z 5 wyjsc i 4
wejsc. do wyjscia podlaczone sa 4 rejestry (8-stage shift and store
register) w szeregu. OE rejestrow podlaczam na stale do 1, wiec aby
dane w rejestrach (po 32-ktornym przesunieciu) znalazly sie na wyjsciach
wystarczy, ze podam 1 na strobe.
jesli zas podam 0 na strobe to moge sobie wysylac co chce na
wyjsciach lpt a stany na wyjsciach rejestrow pozstana bez zmian.
stad pomysl odlaczenia strobe w momencie restartu kompa - podlaczenie 0
do strobe (kiedy to komp wysyla na lpt rozne dane - nie da sie tego wylaczyc).
jesli nie odlaczylbym strobe na czas restartu, moje urzadzenie wyprodukowaloby
dane, ktorych nie jestem w stanie przewidziec - czego nie chce.
jak wiadomo restart kompa to nie zawsze zaplanowana rzecz.
dlatego wlasnie potrzebny jest mechanizm automatycznego odlaczania strobe na
czas restartu - przelaczenie strobe na 0.
potem, kiedy system juz wstanie, bedzie mozna znow ppdlaczyc strobe.
pytanie brzmi: jak zrobic to w ten sposob, zeby urzadzenie nie pomylilo
restartu z wlaczeniem strobe i nie wyslalo na wyjscie danych, nad
ktorymi nie mam kontroli?
po krotkim czasie jaki spedzilem myslac nad tym, wymyslilem rozwiazanie,
ale nie wiem czy jest ono dobre, czy zadziala...
wyglada to tak:
4-bit biderectional universal shift register
74hc194
+---------+ +-----+
| | | s f |
+-----------------------| CP Q0 |---| o u |
|+----------------------| DSR Q1 |---| m n |
||+---------------------| S0 Q2 |---| e c |-------+
||| +----| S1 Q3 |---| t | |
||| | | | | i | |
||| --- | !MR | | o | |
||| +---------+ | n | |
||| | +-----+ |
||| +----+ | |
---+||----------| | | |
----+|----------| | | |
-----+----------| | | |
---+------------| OR |----------+ |
---|+-----------| | |
---||+----------| | +----+
---|||+---------| | |
---||||+--------| | +---+ |
||||| +----+ | | |
||||| | --- |
||||| | |
||||| +-----o ---o----|---- strobe
||||+----------------------------------o |
|||+--------- +-------+
||+---------- ---
|+----------- ---
+------------ --- przekaznik
--- (cewka)
+------+
|
---
a ma to dzialac tak:
sadze, ze podczas restartu na wszystkich pinach wyjsciowych
pojawia sie 0. jesli tak, to wtedy stan 4-bitowego rejestru
zostanie zresetowany do 0,0,0,0, a co za tym idze strobe bedzie
polaczone z 0.
jesli natomiast gdzies pojawi sie jedynka (pojawi sie przynajmniej
na S0), wtedy reset zostanie zdjety, bedzie mozna podac 4 bity do
rejestru i po sprawdzeniu czy spelniaja one funkcje (do wymyslenia
- moze byc np.: Q0 & !Q1 & Q2 & !Q3) przekaznik przelaczy strobe
na wyjscie z komputera.
wtedy przez caly czas dzialania kompa wysylam na S0 1.
w taki sposob przekaznik caly czas bedzie laczyc strobe z wyjsciem
z lpt.
czy to ma szanse zadzialac?
jesli nie, to prosze pomozcie wymyslic cos innego, cos co by dzialalo.
dzieki.
pozdrawiam,
--
Lukasz Sacha
From: zielpro_at_nospam_cavern.pl (ziel)
Subject: RE: zabezpieczenie urzadzenia
Date: 10 Aug 2002 00:15:52 +0200
mam taki problem, moze ktos bedzie umial mi pomoc:
jak wiadomo komputer podczas restartu wysyla na port lpt rozne dziwne
rzecziy w blizej nie okreslonym porzadku (z reszta moze i w okreslonym,
ale tak czy inaczej cos wysyla i ja nad tym nie mam kontroli).
mam urzadzonko, ktore jest podlaczone do tego portu.
chodzi o to, zeby zabezpieczyc je przed tymi sygnalami wysylanymi z
kompa podczas restartu (restart nie zawsze odbywa sie wtedy kiedy chcemy).
Nasuwają mi się tylko dwa rowiązania.
Pierwsze - układ czasowy odcinające LPT po zaniku 5V na wyprowadzeniu na
którym jest normalnie cały czas. Czyli najprościej licznik zerowany
narastającym
zboczem na wejsciu Enable i zatrzymujacy zegar oraz podłączający LPT po
przepełnieniu.
Drugi - jeśli to jest procek, dodatkowa procedura wycinajaca "śmieci".
pzdr
Artur
--
Archiwum grupy: http://niusy.onet.pl/pl.misc.elektronika
From: Lukasz Sacha <luke_at_nospam_mroweczka.rms.pl>
Subject: Re: zabezpieczenie urzadzenia
Date: 9 Aug 2002 23:19:54 GMT
In article <DOELJDHHJKPIEKPIGAMEAEGPDMAA.zielpro_at_nospam_cavern.pl>, ziel wrote:
mam taki problem, moze ktos bedzie umial mi pomoc:
jak wiadomo komputer podczas restartu wysyla na port lpt rozne dziwne
rzecziy w blizej nie okreslonym porzadku (z reszta moze i w okreslonym,
ale tak czy inaczej cos wysyla i ja nad tym nie mam kontroli).
mam urzadzonko, ktore jest podlaczone do tego portu.
chodzi o to, zeby zabezpieczyc je przed tymi sygnalami wysylanymi z
kompa podczas restartu (restart nie zawsze odbywa sie wtedy kiedy chcemy).
Nasuwają mi się tylko dwa rowiązania.
Pierwsze - układ czasowy odcinające LPT po zaniku 5V na wyprowadzeniu na
którym jest normalnie cały czas. Czyli najprościej licznik zerowany
narastającym
zboczem na wejsciu Enable i zatrzymujacy zegar oraz podłączający LPT po
przepełnieniu.
hmmm... lopatologicznie prosze.
wez pod uwage, ze komp sypie smieci na port przy wstawaniu.
a co jesli posle 1 akurat na ta noge, ktora podczas normalnej
pracy jest caly czas wlaczona?
Drugi - jeśli to jest procek, dodatkowa procedura wycinajaca "śmieci".
pzdr
nie jest to procek... moze w nastepnej wersji :)
--
Lukasz Sacha
From: zielpro_at_nospam_cavern.pl (ziel)
Subject: RE: zabezpieczenie urzadzenia
Date: 10 Aug 2002 01:42:00 +0200
wez pod uwage, ze komp sypie smieci na port przy wstawaniu.
a co jesli posle 1 akurat na ta noge, ktora podczas normalnej
pracy jest caly czas wlaczona?
Np. na wyprowadzeniu DB0 masz stale w czasie pracy jedynke.
Jest to wyprowadzenie podlaczone do wejscia Enable jakiegos licznika,
lub do wejscia zerujacego,
do wejscia zegarowego tego licznika ciagle podawane sa impulsy z generatora
np. 0,2Hz - jesli generator nie jest blokowany przez licznik.
Do wyjscia przeniesienia tego licznika podlaczyc mozna jakis dwukierunkowy
bufor lub zatrzaski, jednoczesnie to wyjscie poprzez bramke negujaca
zatrzymuje
generator.
Spadek napiecia na wybranym wyprowadzeniu LPT spowoduje reset licznika,
czyli
jego przeniesienie bedzie mialo wartosc "0" co spowoduje prace generator.
Przy wolnym generatorze lub polaczonych w szereg licznikach mozna uzyskac
czas zwloki potrzebny na zaladowanie sie systemu do peceta.
Oczywiscie jakiekolwiek zaklócenie na tym wyprowadzeniu z LPT spowoduje
czasowa nieczulosc urzadzenia.
Jesli w czasie zapisu lub odczytu z portu LPT moga pojawic sie jakies zmiany
napiec,
mozna dac na jednej bramce uklad dykryminujacy krótkie impulsy.
pzdr
Artur
--
Archiwum grupy: http://niusy.onet.pl/pl.misc.elektronika
From: Lukasz Sacha <luke_at_nospam_mroweczka.rms.pl>
Subject: Re: zabezpieczenie urzadzenia
Date: 10 Aug 2002 00:08:52 GMT
In article <DOELJDHHJKPIEKPIGAMEEEHCDMAA.zielpro_at_nospam_cavern.pl>, ziel wrote:
wez pod uwage, ze komp sypie smieci na port przy wstawaniu.
a co jesli posle 1 akurat na ta noge, ktora podczas normalnej
pracy jest caly czas wlaczona?
Np. na wyprowadzeniu DB0 masz stale w czasie pracy jedynke.
Jest to wyprowadzenie podlaczone do wejscia Enable jakiegos licznika,
lub do wejscia zerujacego,
do wejscia zegarowego tego licznika ciagle podawane sa impulsy z generatora
np. 0,2Hz - jesli generator nie jest blokowany przez licznik.
Do wyjscia przeniesienia tego licznika podlaczyc mozna jakis dwukierunkowy
bufor lub zatrzaski, jednoczesnie to wyjscie poprzez bramke negujaca
zatrzymuje
generator.
Spadek napiecia na wybranym wyprowadzeniu LPT spowoduje reset licznika,
czyli
jego przeniesienie bedzie mialo wartosc "0" co spowoduje prace generator.
Przy wolnym generatorze lub polaczonych w szereg licznikach mozna uzyskac
czas zwloki potrzebny na zaladowanie sie systemu do peceta.
Oczywiscie jakiekolwiek zaklócenie na tym wyprowadzeniu z LPT spowoduje
czasowa nieczulosc urzadzenia.
Jesli w czasie zapisu lub odczytu z portu LPT moga pojawic sie jakies zmiany
napiec,
mozna dac na jednej bramce uklad dykryminujacy krótkie impulsy.
nie gniewaj sie, ale ja wciaz nie rozumiem.
powoli i lopatologicznie (najlepiej z rysunkiem) - jesli wolisz moze byc
na priva.
--
Lukasz Sacha <luke_at_nospam_is.com.pl>
From: zielpro_at_nospam_cavern.pl (ziel)
Subject: RE: zabezpieczenie urzadzenia
Date: 10 Aug 2002 11:19:48 +0200
nie gniewaj sie, ale ja wciaz nie rozumiem.
powoli i lopatologicznie (najlepiej z rysunkiem) - jesli wolisz moze byc
na priva.
Tamto bylo moze troche zbyt skomplikowane. Mozna zrobic inaczej.
Ale slownie ciezko opisac, wiec wieczorem wysle Ci schematy obydwóch.
pzdr
Artur
--
Archiwum grupy: http://niusy.onet.pl/pl.misc.elektronika
From: zielpro_at_nospam_cavern.pl (ziel)
Subject: RE: zabezpieczenie urzadzenia
Date: 10 Aug 2002 11:47:26 +0200
powoli i lopatologicznie (najlepiej z rysunkiem) - jesli wolisz moze byc
na priva.
Na razie mozesz sciagnac sobie pdfy:
74244 - (ACT,HC,F,HCT, ...)
74243 - (ACT,HC,F,HCT, ...)
74123 - (ACT,HC,F,HCT, ...)
4020
4040
4060
555
pzdr
Artur
--
Archiwum grupy: http://niusy.onet.pl/pl.misc.elektronika
From: Lukasz Sacha <luke_at_nospam_mroweczka.rms.pl>
Subject: Re: zabezpieczenie urzadzenia
Date: 10 Aug 2002 12:07:37 GMT
In article <DOELJDHHJKPIEKPIGAMEIEHFDMAA.zielpro_at_nospam_cavern.pl>, ziel wrote:
powoli i lopatologicznie (najlepiej z rysunkiem) - jesli wolisz moze byc
na priva.
Na razie mozesz sciagnac sobie pdfy:
74244 - (ACT,HC,F,HCT, ...)
74243 - (ACT,HC,F,HCT, ...)
74123 - (ACT,HC,F,HCT, ...)
4020
4040
4060
555
a mozesz spojrzec na moj pomysl? opisalem go w frugim mailu w
tymwatku. zeby zobaczyc rysunek musisz uzyc czcionki o stalej
szerokosci.
uzylem tam 194 i sekwencji inicjujacej moje urzadzenie.
zobacz i ocen szanse na dzialanie. dzieki
--
Lukasz Sacha
From: zielpro_at_nospam_cavern.pl (ziel)
Subject: RE: zabezpieczenie urzadzenia
Date: 10 Aug 2002 16:30:39 +0200
a mozesz spojrzec na moj pomysl? opisalem go w frugim mailu w
tymwatku. zeby zobaczyc rysunek musisz uzyc czcionki o stalej
szerokosci.
uzylem tam 194 i sekwencji inicjujacej moje urzadzenie.
zobacz i ocen szanse na dzialanie. dzieki
Licznik będzie zawsze zerowany jesli na wszystkich wejściach brami OR
pojawią się zera. Przy każdym zboczu narastającym (!!!) na wejsciu CP
będzie wpisywany znak z wejścia DSR a całość przesuwana w prawo.
Czy jesteś w stanie zagwarantować, że na wejściu DSR będzie stabilny
sygnał w chwili narastania sygnału na wejsciu CP?
Można najpierw ustawić np. jedynkę na DSR a w następnym cyklu podnieść
CP, ale czy na DSR będzie na 100% cały czas jedynka?
pzdr
Artur
--
Archiwum grupy: http://niusy.onet.pl/pl.misc.elektronika
From: Lukasz Sacha <luke_at_nospam_mroweczka.rms.pl>
Subject: Re: zabezpieczenie urzadzenia
Date: 10 Aug 2002 19:58:45 GMT
In article <DOELJDHHJKPIEKPIGAMEKEHJDMAA.zielpro_at_nospam_cavern.pl>, ziel wrote:
a mozesz spojrzec na moj pomysl? opisalem go w frugim mailu w
tymwatku. zeby zobaczyc rysunek musisz uzyc czcionki o stalej
szerokosci.
uzylem tam 194 i sekwencji inicjujacej moje urzadzenie.
zobacz i ocen szanse na dzialanie. dzieki
Licznik będzie zawsze zerowany jesli na wszystkich wejściach brami OR
pojawią się zera. Przy każdym zboczu narastającym (!!!) na wejsciu CP
będzie wpisywany znak z wejścia DSR a całość przesuwana w prawo.
zgadza sie.
Czy jesteś w stanie zagwarantować, że na wejściu DSR będzie stabilny
sygnał w chwili narastania sygnału na wejsciu CP?
a czemu mialby byc nie stabilny?
przy inicjacji portu - niech sie dzieje co chce. ale kiedy port
juz sie zainicjuje - to ja decyduje co wyslac na port (programowo)
i sadze, ze nie ma problemu ze stabilnoscia sygnalu...
(?)
Można najpierw ustawić np. jedynkę na DSR a w następnym cyklu podnieść
CP, ale czy na DSR będzie na 100% cały czas jedynka?
bedzie tak: na DSR mam podac 4 bity, ktore spelnia jakas funkcje.
powiedzmy, ze funkcia to AND. wtedy aby zainicjowac urzadzenie
(podlaczyc STROBE) robie tak.
1) wysylam 1 na S0,
2) wysylam 1 na DSR,
3) wysylam 1 na CP,
4) wysylam 0 na CP,
5) powtarzam 2-4 cztery razy.
6) wysylam 0 ns S0
wtedy zalaczy sie STROBE.
jest marna szansa ze taka kombinacje powtorzy komp podczas startu.
kiedy juz raz wysylam jedynke na jakas noge, to bedzie tam 1,
dopoki nie wysle 0! (bo chyba o to pytales kiedy pytales czy jestem
pewien, ze sygnal bedzie stabliny)
a teraz to ma szanse dzialac? czy moje zalozenia sa zle?
--
Lukasz Sacha
From: zielpro_at_nospam_cavern.pl (ziel)
Subject: RE: zabezpieczenie urzadzenia
Date: 10 Aug 2002 22:51:51 +0200
a czemu mialby byc nie stabilny?
przy inicjacji portu - niech sie dzieje co chce. ale kiedy port
juz sie zainicjuje - to ja decyduje co wyslac na port (programowo)
i sadze, ze nie ma problemu ze stabilnoscia sygnalu...
Chodzi o to zeby na wejsciu DSR byla juz jedynka zanim na wejsciu
PC pokaze sie zbocze narastajace.
a teraz to ma szanse dzialac? czy moje zalozenia sa zle?
Jesli tylko w momencie zbocza narastajacego na CP nie bedzie
krótkiej szpilki na wejsciu DSR.
Nigdy nie badalem LPT pod tym katem, teoretycznie jesli np na DB0
wpisze sie jedynke to przy wpisywaniu drugiego caly czas ta jedynka
powinna tam byc, a moze sie okazac, ze na czas wpisywania wyjscia LPT
przyjmuja stan HiZ, niby nic bo bramki maja podciaganie do VCC ale w tym
momencie cale wejscie jest wrazliwe na zaklócenia. Tu jakis pecetolg
powinien
sie wypowiedziec. ;-)
pzdtr
Artur
PS
Schemat dotarl?
--
Archiwum grupy: http://niusy.onet.pl/pl.misc.elektronika
From: Lukasz Sacha <luke_at_nospam_mroweczka.rms.pl>
Subject: Re: zabezpieczenie urzadzenia
Date: 10 Aug 2002 21:17:17 GMT
In article <DOELJDHHJKPIEKPIGAMEGEIDDMAA.zielpro_at_nospam_cavern.pl>, ziel wrote:
a czemu mialby byc nie stabilny?
przy inicjacji portu - niech sie dzieje co chce. ale kiedy port
juz sie zainicjuje - to ja decyduje co wyslac na port (programowo)
i sadze, ze nie ma problemu ze stabilnoscia sygnalu...
Chodzi o to zeby na wejsciu DSR byla juz jedynka zanim na wejsciu
PC pokaze sie zbocze narastajace.
a teraz to ma szanse dzialac? czy moje zalozenia sa zle?
Jesli tylko w momencie zbocza narastajacego na CP nie bedzie
krótkiej szpilki na wejsciu DSR.
Nigdy nie badalem LPT pod tym katem, teoretycznie jesli np na DB0
wpisze sie jedynke to przy wpisywaniu drugiego caly czas ta jedynka
powinna tam byc, a moze sie okazac, ze na czas wpisywania wyjscia LPT
przyjmuja stan HiZ, niby nic bo bramki maja podciaganie do VCC ale w tym
momencie cale wejscie jest wrazliwe na zaklócenia. Tu jakis pecetolg
powinien
sie wypowiedziec. ;-)
ze niby jak? podaje na noge A jedynke. i myslisz, ze jak podam
teraz jedynke na noge B, to przez ulamek sekundy na nodze A moze
sie pojawic stan wysoskiej/niskiej impedancji? (nie za bardzo
rozumiem skrot HiZ, wyjasnisz?).
jest rzeczywiscie tak by bylo to niezla bzdura! :)
nie wydaje mi sie to prawdopodobne. poza tym gdzies czytalem,
ze sygnaly z lpt spelniaja standart TTL (o ile to ma znaczenie(?)).
no nie wiem...
jesli zle interpretuje to co napisales to daj znac.
jesli dobrze, to gdzie szukac informacji o tym jak sie zachowuje
lpt? czytalem juz sporo textow o lpt, ale takich rewelacji w nich
nie bylo.
PS
Schemat dotarl?
z przykroscia stwierdzam, ze nie :(
na jaki adres slales?
wyslij na luke_at_nospam_is.com.pl
--
Lukasz Sacha
From: zielpro_at_nospam_cavern.pl (ziel)
Subject: RE: zabezpieczenie urzadzenia
Date: 11 Aug 2002 00:00:32 +0200
ze niby jak? podaje na noge A jedynke. i myslisz, ze jak podam
teraz jedynke na noge B, to przez ulamek sekundy na nodze A moze
sie pojawic stan wysoskiej/niskiej impedancji? (nie za bardzo
rozumiem skrot HiZ, wyjasnisz?).
Chodzi o to, ze wpisujac dane na wyjscie portu LPT wszystkie sygnaly
pojawiaja sie jednoczesnie. Teraz zaleznie od pojemnosci dolaczonej do
poszczególnych wyjsc w róznym czasie bedzie narastalo na nich napiecie.
Moze sie zdazyc, ze na wejsciu CP bedzie juz np. 3,5V a na wejsciu DSR
dopiero 2V, czyli takt zostanie juz wykonany ale przy zerze logicznym na
DSR.
HiZ - stan wysokiej impedancji czyli wyprowadzenie scalaka jest teoretycznie
odlaczone
od masy i +zasilania. Tak jakby byla odizolowana od calego ukladu.
nie wydaje mi sie to prawdopodobne. poza tym gdzies czytalem,
ze sygnaly z lpt spelniaja standart TTL (o ile to ma znaczenie(?)).
Oczywyscie ze spelniaja.
Ale, moze sie zdarzyc, ze na czas wpisywania danych zlacze LPT
moze przez chwile pracowac jako wejscie lub byc odlaczone.
W dawnych czasch mozna bylo dorwac dokumentacje, ale teraz
jak wszystko jest na plycie glównej to raczej ciezko.
Taka praca nie przeszkadza przy sterowaniu jakiegos
urzadzenia poziomami logicznymi.
A w zasadzie to sie czepiam, daj na wszelki wypadek do kazdego
pina opornik 15k do VCC i bedzie po problemie (mam nadzieje ;-)).
lpt? czytalem juz sporo textow o lpt, ale takich rewelacji w nich
nie bylo.
Bo wiekszosc pracuje na stanach logicznych, takt jest zaliczany
stanem, a nie zboczem narastajacym.
z przykroscia stwierdzam, ze nie :(
na jaki adres slales?
wyslij na luke_at_nospam_is.com.pl
Na mróweczke ;-)
Juz wysylam na powyzszy.
pzdr
Artur
--
Archiwum grupy: http://niusy.onet.pl/pl.misc.elektronika
From: Lukasz Sacha <luke_at_nospam_mroweczka.rms.pl>
Subject: Re: zabezpieczenie urzadzenia
Date: 10 Aug 2002 22:16:02 GMT
In article <DOELJDHHJKPIEKPIGAMEGEIFDMAA.zielpro_at_nospam_cavern.pl>, ziel wrote:
ze niby jak? podaje na noge A jedynke. i myslisz, ze jak podam
teraz jedynke na noge B, to przez ulamek sekundy na nodze A moze
sie pojawic stan wysoskiej/niskiej impedancji? (nie za bardzo
rozumiem skrot HiZ, wyjasnisz?).
Chodzi o to, ze wpisujac dane na wyjscie portu LPT wszystkie sygnaly
pojawiaja sie jednoczesnie. Teraz zaleznie od pojemnosci dolaczonej do
poszczególnych wyjsc w róznym czasie bedzie narastalo na nich napiecie.
Moze sie zdazyc, ze na wejsciu CP bedzie juz np. 3,5V a na wejsciu DSR
dopiero 2V, czyli takt zostanie juz wykonany ale przy zerze logicznym na
DSR.
ale jesli bede scisle pilnowal kolejnosci to przeciez nie powinno
byc z tym problemow.
dokladnie tak jak napisalem:
najpierw 1 na DSR, potem 1 na CP.
i wtedy nie ma bata, zeby do rejestru wpadlo 0.
nie wydaje mi sie to prawdopodobne. poza tym gdzies czytalem,
ze sygnaly z lpt spelniaja standart TTL (o ile to ma znaczenie(?)).
Oczywyscie ze spelniaja.
Ale, moze sie zdarzyc, ze na czas wpisywania danych zlacze LPT
moze przez chwile pracowac jako wejscie lub byc odlaczone.
eee... chyba nie. to by troszke bylo bez sensu... niech sie
ktos madry wypowie :)
A w zasadzie to sie czepiam, daj na wszelki wypadek do kazdego
pina opornik 15k do VCC i bedzie po problemie (mam nadzieje ;-)).
a w czym mi te oporniki pomoga?
i nie za bardzo to sobie wyobrazam... wyjasnisz?
moze lepiej dam po buforze?
z przykroscia stwierdzam, ze nie :(
na jaki adres slales?
wyslij na luke_at_nospam_is.com.pl
Na mróweczke ;-)
Juz wysylam na powyzszy.
mroweczka stoi za firewallem. slac z niej moge, ale wyslac juz sie
na nia bezposrednio nie da. ale mail na is.com.pl i tak dochodzi
potem na mroweczke :)
pozdro i dzieki za dotychczasowa pomoc,
--
Lukasz Sacha
From: zielpro_at_nospam_cavern.pl (ziel)
Subject: RE: zabezpieczenie urzadzenia
Date: 11 Aug 2002 01:01:32 +0200
ale jesli bede scisle pilnowal kolejnosci to przeciez nie powinno
byc z tym problemow.
dokladnie tak jak napisalem:
najpierw 1 na DSR, potem 1 na CP.
i wtedy nie ma bata, zeby do rejestru wpadlo 0.
W chwili wpisywania 1 na CP. Moze sie zdarzyc,
ale nie obowiazkowo.
eee... chyba nie. to by troszke bylo bez sensu... niech sie
ktos madry wypowie :)
Dla transmisji dwukierunkowej to ma sens, ale zdaje sie, ze program
ma pracowac pod czystym DOS'em, wiec pewnie i LPT jest jednokierukowe.
a w czym mi te oporniki pomoga?
i nie za bardzo to sobie wyobrazam... wyjasnisz?
moze lepiej dam po buforze?
Jesli w chwili wpisywania nowych danych do wyjscia LPT
piny LPT sa w stanie HiZ lub sa zwierane do masy w tym czasie
powiedzmy okolo 2usek na wejsciu DSR moze sie "zrobic" 0
i jesli bedzie napiecie na wejsciu DSR troszke wolniej narastalo
niz na wejsciu CP wtedy 74194 zaliczy takt przyjmujac, ze na wejsciu
DSR bylo zero. Oporniczek teoretycznie zabezpieczy przed takim
"przypadkowym" spadkiem do zera na wejsciu DSR. Mam nadzieje,
ze przejscie z zera na wejsciu CP bedzie trwalo dluzej.
Oporniczki i tak warto dac jesli przewód do kompa bedzie mial
wiecej niz metr.
No, ale zabawa z tymi przejsciami to takie dmuchanie na zimne,
moze spytaj na pl.comp o sygnaly na LPT.
pzdr
Artur
--
Archiwum grupy: http://niusy.onet.pl/pl.misc.elektronika
From: Lukasz Sacha <luke_at_nospam_mroweczka.rms.pl>
Subject: Re: zabezpieczenie urzadzenia
Date: 10 Aug 2002 23:19:51 GMT
In article <DOELJDHHJKPIEKPIGAMEMEIHDMAA.zielpro_at_nospam_cavern.pl>, ziel wrote:
eee... chyba nie. to by troszke bylo bez sensu... niech sie
ktos madry wypowie :)
Dla transmisji dwukierunkowej to ma sens, ale zdaje sie, ze program
ma pracowac pod czystym DOS'em, wiec pewnie i LPT jest jednokierukowe.
pod linuksem.
a w czym mi te oporniki pomoga?
i nie za bardzo to sobie wyobrazam... wyjasnisz?
moze lepiej dam po buforze?
Jesli w chwili wpisywania nowych danych do wyjscia LPT
piny LPT sa w stanie HiZ lub sa zwierane do masy w tym czasie
powiedzmy okolo 2usek na wejsciu DSR moze sie "zrobic" 0
i jesli bedzie napiecie na wejsciu DSR troszke wolniej narastalo
niz na wejsciu CP wtedy 74194 zaliczy takt przyjmujac, ze na wejsciu
DSR bylo zero. Oporniczek teoretycznie zabezpieczy przed takim
"przypadkowym" spadkiem do zera na wejsciu DSR. Mam nadzieje,
ze przejscie z zera na wejsciu CP bedzie trwalo dluzej.
Oporniczki i tak warto dac jesli przewód do kompa bedzie mial
wiecej niz metr.
wiec te oporniki szeregowo pomiedzy kompem a bramka?
LPT o----/\/\/\----o BRAMKA
czy jakos tak?:
+5V o-----+
|
=
=
=
|
LPT o-----+-------o BRAMKA
moze teraz to juz pisze bzdury...
ale nie odpowiedziales w jaki sposob ten opornik zabezpieczy mnie
ta "przypadkowa" sytacje (zaden ze mnie elektronik :)
No, ale zabawa z tymi przejsciami to takie dmuchanie na zimne,
moze spytaj na pl.comp o sygnaly na LPT.
chyba trzeba bedzie. ale moze jeszcze spytam tutaj. moze ktos sie
zna, ale nie sledzi watku, bo go od poczatku nie zainteresowal...
--
Lukasz Sacha
From: zielpro_at_nospam_cavern.pl (ziel)
Subject: RE: zabezpieczenie urzadzenia
Date: 11 Aug 2002 01:40:05 +0200
+5V o-----+
|
=
=
=
|
LPT o-----+-------o BRAMKA
To mialem na mysli.
ta "przypadkowa" sytacje (zaden ze mnie elektronik :)
Jesli na DSR jest jedynka i na krótka chwile bedzie odlaczona od wyjscia
LPT lub wyjscie LPT poda na to wejscie zero wtedy napiecie bedzie
wolniej spadalo, wiec w chwili podania nastepnego sygnalu jedynki
napiecie bedzie mialo na poczatku 2V i od tego poziom bedzie roslo do 5V.
Bez tych oporników napiecie zdazy spasc do np.1V i zanim ponownie osiagnie
5V (a wlasciwie 3,2V) musi minac wiecej czasu.
Kazde wejscie ma swoja pojemnosc okolo od 2pF do 50pF zaleznie od technologi
wykonania i typu scalaka. ECL maja mniej ale to w tej chwili nie wazne.
Ale to juz niewazne bo wejscie CP ma wieksza pojemnosc.
pzdr
Artur
--
Archiwum grupy: http://niusy.onet.pl/pl.misc.elektronika
From: zielpro_at_nospam_cavern.pl (ziel)
Subject: RE: zabezpieczenie urzadzenia
Date: 11 Aug 2002 01:29:35 +0200
Jesli w chwili wpisywania nowych danych do wyjscia LPT
piny LPT sa w stanie HiZ lub sa zwierane do masy w tym czasie
powiedzmy okolo 2usek na wejsciu DSR moze sie "zrobic" 0
i jesli bedzie napiecie na wejsciu DSR troszke wolniej narastalo
niz na wejsciu CP wtedy 74194 zaliczy takt przyjmujac, ze na wejsciu
DSR bylo zero. Oporniczek teoretycznie zabezpieczy przed takim
"przypadkowym" spadkiem do zera na wejsciu DSR. Mam nadzieje,
ze przejscie z zera na wejsciu CP bedzie trwalo dluzej.
No to sie doczytalem. Wejscie CP ma pojemnosc wejsciowa duzo wieksza
niz DSR, wiec napiecie na nim bedzie wolniej narastalo.
Czas ustalenia sie jedynki na wejsciu DSR musi nastapic na 15nsek
przed zboczem na wejsciu CP, czyli podajac jednoczesnie sygnal na
DSR i CP powinien zaliczyc takt przy wlasciwym poziomie na wejsciu DSR.
pzdr
Artur
PS
Kurde, moglem od razu tak napisac. ;-)
--
Archiwum grupy: http://niusy.onet.pl/pl.misc.elektronika
From: Lukasz Sacha <luke_at_nospam_mroweczka.rms.pl>
Subject: Re: zabezpieczenie urzadzenia
Date: 10 Aug 2002 23:35:49 GMT
In article <DOELJDHHJKPIEKPIGAMEKEIJDMAA.zielpro_at_nospam_cavern.pl>, ziel wrote:
Jesli w chwili wpisywania nowych danych do wyjscia LPT
piny LPT sa w stanie HiZ lub sa zwierane do masy w tym czasie
powiedzmy okolo 2usek na wejsciu DSR moze sie "zrobic" 0
i jesli bedzie napiecie na wejsciu DSR troszke wolniej narastalo
niz na wejsciu CP wtedy 74194 zaliczy takt przyjmujac, ze na wejsciu
DSR bylo zero. Oporniczek teoretycznie zabezpieczy przed takim
"przypadkowym" spadkiem do zera na wejsciu DSR. Mam nadzieje,
ze przejscie z zera na wejsciu CP bedzie trwalo dluzej.
No to sie doczytalem. Wejscie CP ma pojemnosc wejsciowa duzo wieksza
niz DSR, wiec napiecie na nim bedzie wolniej narastalo.
Czas ustalenia sie jedynki na wejsciu DSR musi nastapic na 15nsek
przed zboczem na wejsciu CP, czyli podajac jednoczesnie sygnal na
DSR i CP powinien zaliczyc takt przy wlasciwym poziomie na wejsciu DSR.
czyli moje na wierzchu? :) (czyt. moj schemat bedzie dzialac?)
Kurde, moglem od razu tak napisac. ;-)
ja ci nie bronilem :)
--
Lukasz Sacha
From: Janusz Raniszewski <rniski_at_nospam_man.koszalin.pl>
Subject: Re: zabezpieczenie urzadzenia
Date: Sat, 10 Aug 2002 00:54:54 +0200
dla zabezpieczenia w moim przypadku wystarczy jedna z linii wyjsciowych
przerwac i podlaczyc do masy zamiast do lpt.
cos w ten desen:
LPT out o----o ---o--------o urzadzenie
o
|
GND o-----------+
Cześć Łukasz,
Jak zwykle namąciłeś i nikt nic nie wie.194 ma wejście zerujące. Musisz
przetrzymać zerowanie rejestru równoległego przez czas inicjalizacji portu LPT.
Czyli najłatwiej dołączasz do wejścia zerującego bramkę Schmitta np. HC14,
kondensator, opornik i czas naładowania kondensatora opóźni wystartowanie
rejestrów. W skrajnym wypadku może się obejdzie bez Schmitta ale nie mam
pewności czy wolno opadający sygnał logiczny nie spowoduje wpisania do rejestru
śmieci
JanuszR
From: Janusz Raniszewski <rniski_at_nospam_man.koszalin.pl>
Subject: Re: zabezpieczenie urzadzenia
Date: Sat, 10 Aug 2002 01:17:49 +0200
Drugi znacznie prostszy sposób to o ile pamiętam masz 5 pinów a wykorzystujesz 4.
Podłącz piąty do zerowania i zeruj układ w momencie inicjalizacji.
From: Lukasz Sacha <luke_at_nospam_mroweczka.rms.pl>
Subject: Re: zabezpieczenie urzadzenia
Date: 9 Aug 2002 23:22:11 GMT
In article <3D544D9D.ACF2557E_at_nospam_man.koszalin.pl>, Janusz Raniszewski wrote:
Drugi znacznie prostszy sposób to o ile pamiętam masz 5 pinów a wykorzystujesz 4.
Podłącz piąty do zerowania i zeruj układ w momencie inicjalizacji.
nie rozumiem.
mam 5 pinow wejsciowym i 8 wyjsciowych. wykorzystuje 5 wyjsc (3 wolne)
4 wejscia (1 wolne).
--
Lukasz Sacha
From: Janusz Raniszewski <rniski_at_nospam_man.koszalin.pl>
Subject: Re: zabezpieczenie urzadzenia
Date: Sat, 10 Aug 2002 02:17:41 +0200
nie rozumiem.
mam 5 pinow wejsciowym i 8 wyjsciowych. wykorzystuje 5 wyjsc (3 wolne)
4 wejscia (1 wolne).
O to jestem już w domu. Z sytuacji opisanej poprzednio wynika, że reset układu nie
wchodzi w rachubę. Problemem jest strobe, na który w momencie startu idą impulsy z LPT
zmieniając zawartość rejestrów. Ponieważ nie możesz polegać na LPT trzeba to załatwić
układem zewnętrznym. Ponieważ wejście strobe masz jedno należy je rozdwoić np. Schmitt
z NANDem 4093 (strob się zaneguje). Do jednej nóżki bramki 4093 podłączasz strob (ten z
LPT) do drugiej kondensator (nóżka/gnd) i opornik (nóżka/jednen z wolnych od LPT)
wyjście na strob rejestrów. Włączenie LPT spowoduje wystąpienie impulsów również na
nowo wykorzystanym wyjściu LPT ale dopiero przetrzymanie na nim sygnału wysokiego ponad
0,5s spowoduje odblokowanie strobu. Kondensator 10uF * opornik 100k dadzą stałą czasową
1 s co powinno Cię urządzać. Rezystancję wejściową bramki możesz pominąć aby
kondensator się wyładował po wyłączeniu zasilania zrównoleglij go opornikiem 1M Tak
samo należy postąpić z sygnałem zegarowym aby nie przesunął nam istniejącej informacji
czyli do tego samego układu kondensator opornik podłączamy drugą bramkę układu 4093 i
robimy INIBIT na zegar.
JanuszR
From: Lukasz Sacha <luke_at_nospam_mroweczka.rms.pl>
Subject: Re: zabezpieczenie urzadzenia
Date: 9 Aug 2002 23:17:02 GMT
In article <3D54483D.FC367045_at_nospam_man.koszalin.pl>, Janusz Raniszewski wrote:
dla zabezpieczenia w moim przypadku wystarczy jedna z linii wyjsciowych
przerwac i podlaczyc do masy zamiast do lpt.
cos w ten desen:
LPT out o----o ---o--------o urzadzenie
o
|
GND o-----------+
Cześć Łukasz,
Jak zwykle namąciłeś i nikt nic nie wie.
przepraszam, ale lepiej nie umiem :)
194 ma wejście zerujące. Musisz
przetrzymać zerowanie rejestru równoległego przez czas inicjalizacji portu LPT.
Czyli najłatwiej dołączasz do wejścia zerującego bramkę Schmitta np. HC14,
kondensator, opornik i czas naładowania kondensatora opóźni wystartowanie
rejestrów. W skrajnym wypadku może się obejdzie bez Schmitta ale nie mam
pewności czy wolno opadający sygnał logiczny nie spowoduje wpisania do rejestru
śmieci
ale tu chodzi o to, zeby rejestr pamietal dane sprzed reboot'u.
jest sobie rejestr. ma jakies dane na wyjsciu. i teraz dzeje sie
cos niespodziewanego, nastepuje reset kompa. do momentu kiedy komp
nie wstanie dane na wyjsciu rejestru maja nie drgnac!
nie za bardzo rozumiem twoj pomysl... do czego mi dokladnie 194?
po za tym ten kondzio musialby byc naprawde spory - inicjacja lpt
trwa chyba z 10 sekund. a poza tym... jak rozpoznac sam moment
restartu?
przeczytaj mojego drugiego posta na ten temat, moze tam wyrazilem
sie jasniej :)
--
Lukasz Sacha