LPT
Masz problem? Zapytaj na forum elektroda.pl
From: Lukasz Sacha <luke_at_nospam_mroweczka.rms.pl>
Subject: LPT
Date: 10 Aug 2002 23:32:48 GMT
hejka.
pojawil sie taki problem. moze ktos z was wie jak to wyglada
w rzeczywistosci.
czy w porcie lpt - dwukierunkowym - w momencie wysylania
sygnalu na jakis pin pozostale sa przez jakis czas w stanie
wysokiej impedancji? ew. moze sa zerowane przez ulamek sekundy?
jesli tak, to czy mozna to jakos wylaczyc (cos w biosie)?
zalozmy, ze wykorzystuje piny A i B.
1) wysylam 1 na A.
2) wysylam 1 na B.
czy jesli B jest podlaczony do zegara w rejestrze (shift
register) reagujacym na LOW to HIGH transition zegara, A
jest podlaczone do serial input rejestru, to jest szansa,
ze w rejstrze wyladuje 0?
prosze o pomoc, to dla mnie bardzo wazne.
--
Lukasz Sacha
From: Maciej Czapla <mc_at_nospam_sensor.com.pl>
Subject: Re: LPT
Date: Sun, 11 Aug 2002 01:41:37 +0200
zalozmy, ze wykorzystuje piny A i B.
1) wysylam 1 na A.
2) wysylam 1 na B.
czy jesli B jest podlaczony do zegara w rejestrze (shift
register) reagujacym na LOW to HIGH transition zegara, A
jest podlaczone do serial input rejestru, to jest szansa,
ze w rejstrze wyladuje 0?
Jest szansa ale nie dlatego, że LPT coś miesza na pinach tylko z powodu tzw
'metastability'. Jeśli _równocześnie_ zmienisz stany na obu liniach (aktywne
zbocze CLK) to s.inp. będzie mieć stan losowy, statystyka zależeć będzie od
'wszystkiego' (własności użytego rejestro, długość i położenie kabli, etc.).
Jeśli chcesz mieć wysoką pewność poprawności zatrzaśniętego stanu to w
pierwszej operacji zapisu na port ustaw wartość danej (przy nieaktywnym CLK) a
w drugiej wygeneruj aktywne zbocze CLK.
Poszukaj sobie na tej liście haseł 'hazard' i 'wyścigi'
MC
--
Czy to sens ma, kląć, że ten Świat z kiepskiego zrobiony surowca,
Bo dobry Bóg już zrobił co mógł, teraz trzeba zawołać fachowca.
From: Lukasz Sacha <luke_at_nospam_mroweczka.rms.pl>
Subject: Re: LPT
Date: 10 Aug 2002 23:49:35 GMT
In article <3D55A4B1.D7C5E2F_at_nospam_sensor.com.pl>, Maciej Czapla wrote:
zalozmy, ze wykorzystuje piny A i B.
1) wysylam 1 na A.
2) wysylam 1 na B.
czy jesli B jest podlaczony do zegara w rejestrze (shift
register) reagujacym na LOW to HIGH transition zegara, A
jest podlaczone do serial input rejestru, to jest szansa,
ze w rejstrze wyladuje 0?
Jest szansa ale nie dlatego, że LPT coś miesza na pinach tylko z powodu tzw
'metastability'. Jeśli _równocześnie_ zmienisz stany na obu liniach (aktywne
zbocze CLK) to s.inp. będzie mieć stan losowy, statystyka zależeć będzie od
'wszystkiego' (własności użytego rejestro, długość i położenie kabli, etc.).
Jeśli chcesz mieć wysoką pewność poprawności zatrzaśniętego stanu to w
pierwszej operacji zapisu na port ustaw wartość danej (przy nieaktywnym CLK) a
w drugiej wygeneruj aktywne zbocze CLK.
ale jesli wysle, po kolei (z reszta tak jak napisalem: krok 1-jedynka na
serial input, krok 2-jedynka na zegar), to nie ma szansy, ze w rejestrze
wyladuje mi 0? tylko o to mi chodzi. nie mam zamiaru slac danych
rownoczesnie.
--
Lukasz Sacha
From: Maciej Czapla <mc_at_nospam_sensor.com.pl>
Subject: Re: LPT
Date: Sun, 11 Aug 2002 01:55:12 +0200
ale jesli wysle, po kolei (z reszta tak jak napisalem: krok 1-jedynka na
serial input, krok 2-jedynka na zegar),
Sorki, żle doczytałem
to nie ma szansy, ze w rejestrze
wyladuje mi 0? tylko o to mi chodzi. nie mam zamiaru slac danych
rownoczesnie.
Zakładając że połączenie jest 'czyste' (zadnych RC, długich a zwłaszcza
różnej długości) kabli to masz bardzo wysokie szanse, że uzyskasz 1. Zawsze
może krasnoludek naszczać ;-)
MC
--
Czy to sens ma, kląć, że ten Świat z kiepskiego zrobiony surowca,
Bo dobry Bóg już zrobił co mógł, teraz trzeba zawołać fachowca.
From: Lukasz Sacha <luke_at_nospam_mroweczka.rms.pl>
Subject: Re: LPT
Date: 11 Aug 2002 00:06:43 GMT
In article <3D55A7E0.AAC42BEB_at_nospam_sensor.com.pl>, Maciej Czapla wrote:
ale jesli wysle, po kolei (z reszta tak jak napisalem: krok 1-jedynka na
serial input, krok 2-jedynka na zegar),
Sorki, żle doczytałem
to nie ma szansy, ze w rejestrze
wyladuje mi 0? tylko o to mi chodzi. nie mam zamiaru slac danych
rownoczesnie.
Zakładając że połączenie jest 'czyste' (zadnych RC, długich a zwłaszcza
różnej długości) kabli to masz bardzo wysokie szanse, że uzyskasz 1. Zawsze
może krasnoludek naszczać ;-)
dzieki :)
--
Lukasz Sacha
From: zielpro_at_nospam_cavern.pl (ziel)
Subject: RE: LPT
Date: 11 Aug 2002 01:54:25 +0200
czy jesli B jest podlaczony do zegara w rejestrze (shift
register) reagujacym na LOW to HIGH transition zegara, A
jest podlaczone do serial input rejestru, to jest szansa,
ze w rejstrze wyladuje 0?
Może inaczej zadam pytanie.
Czy w czasie wpisywania nowych danych na port LPT
na wyprowadzeniach na których stan logiczny nie zmienia się
tenże stan jest podtrzymywany czy też w czasie wpisywania,
wyprowadzenia portu pracują jako wejscia lub są w stanie Hi-Z.
Chodzi o chwilę w której następuje uaktualnienie stanu wyjść.
pzdr
Artur
--
Archiwum grupy: http://niusy.onet.pl/pl.misc.elektronika