=?iso-8859-2?Q?Re:_FPGA_Altery_bootuj=3Fce_si=EA_z_szeregowego_EPROM/FLASH?=



Masz problem? Zapytaj na forum elektroda.pl

Poprzedni Następny
Wiadomość
Spis treści
From: "Pszemol" <Pszemol_at_nospam_PolBox.com>
Subject: =?iso-8859-2?Q?Re:_FPGA_Altery_bootuj=3Fce_si=EA_z_szeregowego_EPROM/FLASH?=
Date: Tue, 28 Sep 2004 10:07:53 -0500


"J.F." <jfox_nospam_at_nospam_poczta.onet.pl> wrote in message news:u4mil0dm9p9kcaohq1s8lkf0tjo6cfst45_at_nospam_4ax.com...
if(rising_edge(clk)) then
if(c_enable='1') then
int_data_out<=data_in;
end if;
end if;

Masz wtedy synchronicznie z zegarkiem.
Zasada: jesli nie wiesz co robisz, to nie uzywaj asynchronicznych
konstrukcji :-)

No dobrze, ale co ma robic jesli jednak chce asynchronicznie ?

A zwyklego latcha az sie prosi w wielu wypadkach, w dodatku sporo
kosci ma ograniczona ilosc zegarow..

W moim przypadku właściwie już c_enable jest w miarę synchroniczny
z zegarem sysclk. To znaczy się, jest kombinacją sygnałów zależnych
od sysclk, a więc zbocze pojawia się parę bramek (kilka nanosekund)
po zboczu sysclk. Modyfikacja mojego zatrzasku na taki rejestrowany
kolejnym sysclk wprowadzi opóźnienie całego taktu zegara a tego nie chcę.


========
Path: news-archive.icm.edu.pl!newsfeed.gazeta.pl!news.onet.pl!newsfeed.tpinternet.pl!atlantis.news.tpi.pl!news.tpi.pl!not-for-mai

Poprzedni Następny
Wiadomość
Spis treści
From: "Mister" <wojpie_at_nospam_wywal_to.poczta.onet.pl>
Subject: Re: FPGA Altery bootuj?ce się z szeregowego EPROM/FLASH
Date: Thu, 30 Sep 2004 16:09:01 +0200


Masz wtedy synchronicznie z zegarkiem.
Zasada: jesli nie wiesz co robisz, to nie uzywaj asynchronicznych
konstrukcji :-)
A policzyłeś ile masz domen zegarowych w tym projekcie? I czy one są
poprawnie zsynchronizowane?
Brak poprawnej synchronizacji między domenami zegarowymi to zazwyczaj jest
to 99% problemów.

Mister



========
Path: news-archive.icm.edu.pl!newsfeed.gazeta.pl!news.internetia.pl!newsfeed.tpinternet.pl!atlantis.news.tpi.pl!news.tpi.pl!not-for-mai

Poprzedni Następny
Wiadomość
Spis treści
From: jerry1111 <stop_this_spam_jerry1111_remove_at_nospam_remove.wp.pl>
Subject: Re: =?ISO-8859-2?Q?FPGA_Altery_bootuj=3F?=
Date: Fri, 01 Oct 2004 20:15:27 +0200


On Thu, 30 Sep 2004 16:09:01 +0200, "Mister"
<wojpie_at_nospam_wywal_to.poczta.onet.pl> wrote:

A policzyłeś ile masz domen zegarowych w tym projekcie? I czy one są
poprawnie zsynchronizowane?

Przeczuwam, ze chcial miec jedna domene...
A ile wyszlo? :-)


--
Jerry

========
Path: news-archive.icm.edu.pl!newsfeed.gazeta.pl!news.onet.pl!not-for-mai

Poprzedni Następny
Wiadomość
Spis treści
From: "Pszemol" <Pszemol_at_nospam_PolBox.com>
Subject: =?iso-8859-2?Q?Re:_FPGA_Altery_bootuj=3Fce_si=EA_z_szeregowego_EPROM/FLASH?=
Date: Fri, 1 Oct 2004 14:15:00 -0500


"jerry1111" <stop_this_spam_jerry1111_remove_at_nospam_remove.wp.pl> wrote in message news:6l7rl0pf0b4i2p6jn9mujao2i58dp0pqna_at_nospam_4ax.com...
On Thu, 30 Sep 2004 16:09:01 +0200, "Mister"
<wojpie_at_nospam_wywal_to.poczta.onet.pl> wrote:

A policzyłeś ile masz domen zegarowych w tym projekcie? I czy one są
poprawnie zsynchronizowane?

Przeczuwam, ze chcial miec jedna domene...
A ile wyszlo? :-)

Jest jedna - zegar o nazwie sysclk taktowany zewnętrznym kwarcem
18,663 MHz. Ten zegar idzie bezpośrednio do CPU Motorolki, oraz
wchodzi w FPGA i jest poddawany dzieleniu dla uzyskania baudrate
clocks dla UARTów. Służy również do zatrzaskiwania adresów i innych
rzeczy z procka aby dużo "powolniejszy" UART nie wstrzymywał proca.
Między innymi takty z procka odczytują fifo UARTów... Te fifo
to moduły biblioteczne z Quartusa i dla nich mam jakieś 30
ostrzeźeń z "timing analisis"... Jestem trochę zniesmaczony.


========
Path: news-archive.icm.edu.pl!newsfeed.gazeta.pl!newsfeed.tpinternet.pl!atlantis.news.tpi.pl!news.tpi.pl!not-for-mai

Poprzedni Następny
Wiadomość
Spis treści
From: jerry1111 <stop_this_spam_jerry1111_remove_at_nospam_remove.wp.pl>
Subject: Re: =?ISO-8859-2?Q?FPGA_Altery_bootuj=3F?=
Date: Sat, 02 Oct 2004 13:20:38 +0200


On Fri, 1 Oct 2004 14:15:00 -0500, "Pszemol" <Pszemol_at_nospam_PolBox.com>
wrote:

Przeczuwam, ze chcial miec jedna domene...
A ile wyszlo? :-)

Jest jedna - zegar o nazwie sysclk taktowany zewnętrznym kwarcem
18,663 MHz.

No ale nie wiesz ile zegarkow wyszlo po kompilacji - bo przeciez
kompilator jest glupi i sie slucha programisty. A jak programista
napisal 'wsad' tak, ze wychodzi 100 roznych clk... :-)


--
Jerry

========
Path: news-archive.icm.edu.pl!newsfeed.gazeta.pl!news.onet.pl!not-for-mai

Poprzedni Następny
Wiadomość
Spis treści
From: "Pszemol" <Pszemol_at_nospam_PolBox.com>
Subject: =?iso-8859-2?Q?Re:_FPGA_Altery_bootuj=3Fce_si=EA_z_szeregowego_EPROM/FLASH?=
Date: Sat, 2 Oct 2004 10:52:31 -0500


"jerry1111" <stop_this_spam_jerry1111_remove_at_nospam_remove.wp.pl> wrote in message news:4m3tl05iandor5b9140g60u2liiarqv8cq_at_nospam_4ax.com...
On Fri, 1 Oct 2004 14:15:00 -0500, "Pszemol" <Pszemol_at_nospam_PolBox.com>
wrote:

Przeczuwam, ze chcial miec jedna domene...
A ile wyszlo? :-)

Jest jedna - zegar o nazwie sysclk taktowany zewnętrznym kwarcem
18,663 MHz.

No ale nie wiesz ile zegarkow wyszlo po kompilacji - bo przeciez
kompilator jest glupi i sie slucha programisty. A jak programista
napisal 'wsad' tak, ze wychodzi 100 roznych clk... :-)

A, no racja... kompilator jednak powinien być mądrzejszy :-)


========
Path: news-archive.icm.edu.pl!news2.icm.edu.pl!news.internetia.pl!newsfeed.tpinternet.pl!atlantis.news.tpi.pl!news.tpi.pl!not-for-mai

Poprzedni Następny
Wiadomość
Spis treści
From: jerry1111 <stop_this_spam_jerry1111_remove_at_nospam_remove.wp.pl>
Subject: Re: =?ISO-8859-2?Q?FPGA_Altery_bootuj=3F?=
Date: Fri, 01 Oct 2004 20:09:57 +0200


On Tue, 28 Sep 2004 10:07:53 -0500, "Pszemol" <Pszemol_at_nospam_PolBox.com>
wrote:

W moim przypadku właściwie już c_enable jest w miarę synchroniczny
z zegarem sysclk.

Co to znaczy 'w miare synchroniczny'??
Aaaa - ze 'na zewnatrz' Cyclona jest synchroniczny? To nie ma
zadnego znaczenia. To TY musisz reagowac na niego synchronicznie
z wlasnym zegarem.

To znaczy się, jest kombinacją sygnałów zależnych
od sysclk, a więc zbocze pojawia się parę bramek (kilka nanosekund)
po zboczu sysclk. Modyfikacja mojego zatrzasku na taki rejestrowany
kolejnym sysclk wprowadzi opóźnienie całego taktu zegara a tego nie chcę.

--
Jerry

========
Path: news-archive.icm.edu.pl!news2.icm.edu.pl!mimuw.edu.pl!news.mimuw.edu.pl!newsfeed.tpinternet.pl!atlantis.news.tpi.pl!news.tpi.pl!not-for-mai