Roznice pomeidzy 74LS165 a 74HC165



Masz problem? Zapytaj na forum elektroda.pl

Poprzedni Następny
Wiadomość
Spis treści
From: "Marcin Kuczera" <mkuczera_at_nospam_nowiny.net>
Subject: Roznice pomeidzy 74LS165 a 74HC165
Date: Thu, 19 Oct 2000 23:10:04 +0200


no wlasnie
zerknelem sobie do katalogow motoroli i co zauwazylem
w wersji LS165 niski poziom na wejsciu /PL powoduje iz zegar takze wprowadza
sie w stan niski
i w przypadku gdy zegar mial stan wysoki a /PL sie konczy (wchodzi w stan
wysoki) to nastepuje zbocze narastajace na zegarze i rejestr przesuwa sie w
prawo ....... w moim przypadku bardzo nieporzadane zjawisko

ale np HC165 juz takiej konstrukcji nie ma
w sumie nie wiem dokladnie w jaki spososob realizowany jest wpis
asynchroniczny, ale wg schematu logicznego zamieszczonego w katalogu /PL nie
bramkuje zegara ! no i w ukladzie ktory zaprojektowalem i poskladalem dziala
to wrecz idealnie, tak wiec chyba dobrze mi sie wydaje.

pytanie me jest nastepujace: czy jest mozliwa minimalna roznica funkcjonalna
pomiedzy ukladami HC i LS, bo wg mych doswiadczen obie serie czasami sie
roznia ?

Marcin

schematy logiczne ukladow zaczerpnelem z katalogow motoroli "High-Speed CMOS
Data" oraz "FAST and LS TTL Data"



Poprzedni Następny
Wiadomość
Spis treści
From: jfox_at_nospam_friko6.onet.pl (J.F.)
Subject: Re: Roznice pomeidzy 74LS165 a 74HC165
Date: 20 Oct 2000 09:26:01 GMT


On Thu, 19 Oct 2000 23:10:04 +0200, Marcin Kuczera <mkuczera_at_nospam_nowiny.net> wrote:
zerknelem sobie do katalogow motoroli i co zauwazylem
w wersji LS165 niski poziom na wejsciu /PL powoduje iz zegar takze wprowadza
sie w stan niski

Z ciekawosci zajrzalem do TI - nie ma takiego polaczenia !
Jest tylko CLKINH doprowadzone do bramki razem z CLK.

i w przypadku gdy zegar mial stan wysoki a /PL sie konczy (wchodzi w stan
wysoki) to nastepuje zbocze narastajace na zegarze i rejestr przesuwa sie w
prawo ....... w moim przypadku bardzo nieporzadane zjawisko

jest jeszcze jedna mozliwosc - polaczenie moze i jest, ale w momencie
przejscia zegar przychodzi za wczesnie wzgledem set/reset i wcale nie wyzwala.
Z drugiej strony - jesli sie takie polaczenie rysuje, to zwykle po to zeby
podkreslic jak wyglada dzialanie..

w sumie nie wiem dokladnie w jaki spososob realizowany jest wpis
asynchroniczny, ale wg schematu logicznego zamieszczonego w katalogu /PL nie
bramkuje zegara ! no i w ukladzie ktory zaprojektowalem i poskladalem dziala
to wrecz idealnie, tak wiec chyba dobrze mi sie wydaje.

Jest jeszcze mozliwosc ze polaczenie jest, TTL sa na tyle szybkie ze to
dziala, a HC juz nie :-)

J.


Poprzedni Następny
Wiadomość
Spis treści
From: "Andrzej Litewka" <andx_at_nospam_poczta.onet.pl>
Subject: Re: Roznice pomeidzy 74LS165 a 74HC165
Date: Tue, 24 Oct 2000 22:50:56 +0200


Jest jeszcze mozliwosc ze polaczenie jest, TTL sa na tyle szybkie ze to
dziala, a HC juz nie :-)



Z tego co stwierdziłem praktycznie HC są szybsze od HCT i od LS.





Poprzedni Następny
Wiadomość
Spis treści
From: "Andrzej Praszmo" <apra_at_nospam_poczta.onet.pl>
Subject: Re: Roznice pomeidzy 74LS165 a 74HC165
Date: Wed, 25 Oct 2000 14:22:47 +0200


Użytkownik Andrzej Litewka
Jest jeszcze mozliwosc ze polaczenie jest, TTL sa na tyle szybkie ze to
dziala, a HC juz nie :-)
Z tego co stwierdziłem praktycznie HC są szybsze od HCT i od LS.
I poziomy logiczne HC nie są kompatybilne z TTL
(HCT-tak)
Andrzej



Poprzedni Następny
Wiadomość
Spis treści
From: Krzysztof Pawleta <pawletak_at_nospam_priv5.onet.pl>
Subject: Re: Roznice pomeidzy 74LS165 a 74HC165
Date: Tue, 24 Oct 2000 23:41:14 +0200


Andrzej Litewka wrote:

Jest jeszcze mozliwosc ze polaczenie jest, TTL sa na tyle szybkie ze to
dziala, a HC juz nie :-)

Z tego co stwierdziłem praktycznie HC są szybsze od HCT i od LS.

O ile mnie pamięć nie myli HC to czysty CMOS (HCT to CMOS standatyzowany na
TTL), czyli inny np. poziom "1", inna ch-ka przełączania itp...
--
_________________________________________________
| 'Krzys' Pawleta |
| mailto:pawletak_at_nospam_priv5.onet.pl |
|_______ICQ# 1582962___________GG: 259602_______|