Cyfrowy układ syntezy częstotliwości - prośba o pomoc



Masz problem? Zapytaj na forum elektroda.pl

Poprzedni Następny
Wiadomość
Spis treści
From: "Radek" <rad.ek_at_nospam_interia.pl>
Subject: Cyfrowy układ syntezy częstotliwości - prośba o pomoc
Date: Sat, 28 Oct 2000 18:57:45 +0200


Witam serdecznie,

czy któryś z szanownych grupowiczów byłby w stanie
pomóc mi w następującym zadaniu:

Wykonać projekt cyfrowego układu syntezy częstotliwości.
Dane:
zakres częstotliwości wyjściowych 1Hz - 1kHz
całkowita niestałość częstotliwości 0.001%
rodzaj sygnału wyjściowego TTL
rozdzielczość ustawiania częstotliwości 1.0Hz

Do realizacji układu zastosowaćukłady cyfrowe TTL.

Chciałbym dodać, że niestety jestem "zielony" w tym temacie
a muszę taki projekt wykonać na zaliczenie. Proszę nie myślcie,
że jestem nieukiem :) Uczę się zaocznie na kierunku Informatyka,
a z elektroniką nigdy nie miałem i nie chciałem mieć do czynienia

Z góry dziękuję za wszelkie informacje, dzięki którym będę w stanie
wykonać ten projekt.

Pozdrawiam

Radek



Poprzedni Następny
Wiadomość
Spis treści
From: "milosz klosowicz" <mklosowicz_at_nospam_infovide.pl>
Subject: Re: Cyfrowy układ syntezy częstotliwości - prośba o pomoc
Date: Sat, 28 Oct 2000 22:12:58 +0200



Radek <rad.ek_at_nospam_interia.pl> wrote in message news:8tf0f4$l0s$1_at_nospam_news.tpi.pl...
Witam serdecznie,

czy któryś z szanownych grupowiczów byłby w stanie
pomóc mi w następującym zadaniu:

Wykonać projekt cyfrowego układu syntezy częstotliwości.
Dane:
zakres częstotliwości wyjściowych 1Hz - 1kHz
całkowita niestałość częstotliwości 0.001%
rodzaj sygnału wyjściowego TTL
rozdzielczość ustawiania częstotliwości 1.0Hz

Do realizacji układu zastosowaćukłady cyfrowe TTL.

Na ten zakres częstotliwości cały projekt można zamknąć w jednym
małym procku ('51 albo AVR) . Wymagana rozdzielczość i dokładnośc
częstotliwości zapewniona z nadmiarem.
Na układach TTL to wyjdzie co najmniej generator kwarcowy i programowany
dzielnik ( a raczej nawet kilka dzielników ).
Jako zwolennik zamykania "inteligencji" układu w programie wybrałbym to
pierwsze ...

Miłosz



Poprzedni Następny
Wiadomość
Spis treści
From: jfox_at_nospam_friko6.onet.pl (J.F.)
Subject: Re: Cyfrowy układ syntezy częstotliwości - prośba o pomoc
Date: Sun, 29 Oct 2000 11:10:13 GMT


On Sat, 28 Oct 2000 22:12:58 +0200, milosz klosowicz wrote:
Radek <rad.ek_at_nospam_interia.pl> wrote in message news:8tf0f4$l0s$1_at_nospam_news.tpi.pl...
Wykonać projekt cyfrowego układu syntezy częstotliwości.
zakres częstotliwości wyjściowych 1Hz - 1kHz
całkowita niestałość częstotliwości 0.001%
rodzaj sygnału wyjściowego TTL
rozdzielczość ustawiania częstotliwości 1.0Hz
Do realizacji układu zastosowaćukłady cyfrowe TTL.

Na ten zakres częstotliwości cały projekt można zamknąć w jednym
małym procku ('51 albo AVR) .

A jak zamierzasz zrealizowac ostatnie zalozenie ? :-)

Wymagana rozdzielczość i dokładnośc częstotliwości zapewniona z nadmiarem.

Jest pewien problem - w jaki sposob zamierzasz wyprodukowac
np 961 Hz z dokladnoscia do dwoch miejsc po przecinku ?

P.S. Da sie, ale szum fazowy bedzie straszny :-)

A wracajac do problemu - musisz sie zdecydowac: PLL, DDS, czy moze
podzielnik. Podzielnikiem bedzie trudno osiagnac te dokladnosci,
uklad na PLL jest dosc banalny, ale dziala dobrze, na tyle dobrze na
ile generator VCO uda ci sie zrobic.
DDS na TTL to bedzie wielka kobyla - ale przynajmniej zaprezentujesz
cos nowego. No i beda drgania fazy - musisz uzgodnic czy
akceptowalne..
Hm, po zastanowieniu to nawet wcale nie bedzie takie duze -
DDS [Direct Digital Synthesis jakbys chcial wiecej szukac]
to taki pomysl ze mamy rejestr pamietajacy liczbe, i dosc czesto
dodajemy do niego inna zadana liczbe. Liczba w rejestrze reprezentuje
nam faze wyjscowego przebiegu, a ze rejestr jest ograniczony, to co
pewien czas sie przepelnia. W twoim przypadku moglbys dac np 6 cyfr
[BCD] rejestru, z czestotliwoscia 1MHz dodajesz liczbe 1 do 999,
i jak mamy ponad 500000 to na wyjscie podajemy 1, a jak mniej to 0.
Jak ustawisz dodawanie np 3, to wyjdzie przebieg wlasnie 3Hz,
tyle ze czasy kolejnych poziomow beda
166667,166667,166666,166667,166667,166666 us

Ale tobie wystracza 3 dekady rejestru i sumatora, reszta to tylko
licznik co czasem doda 1. Licznik mozesz dac np liczacy do 4000 i
zegar 4MHz - jesli sie sumator wyrobi. W sumie wyjdzie z 10 kosci -
12 bitow rejestru [2-3 chipy], 3 dekady sumatora [3-4],
licznik [2-3], jeszcze jakis na generator i ciut logiki.
Moze nawet byc sens rozszerzyc zakres o nastepna dekade - nie bedziesz
ukladow w polowie uzywal :-)

J.