Najlepszy algorytm do testowania pamięci SRAM 16-bitowej i linii adresowych 18-bitowych
Testowanie pamieci
From: Robert <rpudlik_at_nospam_poczta.onet.pl>
Subject: Testowanie pamieci
Date: Tue, 22 Oct 2002 15:00:48 +0100
Mam układ z zainstalowanymi pamięciami SRAM do/z których mogę pisać i
czytać. Muszę przygotować test produkcyjny tego układu, no i przydałoby
się przetestować również połączenia linii adresowych i danych do tych
pamięci no i brak zwarć między nimi (załóżmy dla uproszczenia że
sąsiadujące bity są na sąsiadujących nogach układów, tzn. nie są
wymieszane między sobą i np. bit AD4 może być zwarty tylko z AD3 lub
AD5). Może moglibyście podpowiedzieć jakiś algorytm, gdzie liczba
zapisów i odczytów do/z pamięci byłaby minimalna, i jednocześnie
zostałyby przetestowane wszystkie linie?
Oczywiście wymyśliłem sam coś takiego, ale wymaga to wypełnienia całej
pamięci, co trwa zdecydowanie za długo. Pamiętam że miałem kiedyś coś na
ten temat na uczelni, ale nie mam dostępu do notatek w tej chwili...
Aha: szyna danych jest 16-bitowa, szyna adresowa, 18-bitowa (256K słów).
--
Pozdrawiam
Robert
From: ladzk_at_nospam_waw.pdi.net (Dariusz K. Ladziak)
Subject: Re: Testowanie pamieci
Date: Wed, 23 Oct 2002 00:26:35 GMT
On Tue, 22 Oct 2002 15:00:48 +0100, Robert <rpudlik_at_nospam_poczta.onet.pl>
wrote:
Mam układ z zainstalowanymi pamięciami SRAM do/z których mogę pisać i
czytać. Muszę przygotować test produkcyjny tego układu, no i przydałoby
się przetestować również połączenia linii adresowych i danych do tych
pamięci no i brak zwarć między nimi (załóżmy dla uproszczenia że
sąsiadujące bity są na sąsiadujących nogach układów, tzn. nie są
wymieszane między sobą i np. bit AD4 może być zwarty tylko z AD3 lub
AD5).
Testu "produkcyjnego" na obudowanej pamieci moze ci sie nie udac
przeprowadzic... Pelne przetestowanie chipu mozliwe jest pod warunkiem
dostepu do wszystkich padow testowych. Na etapie pomiarow ostrzowych
nie ma problemu, po bondingu jednakze niektore z padow testowych
zostaja zwarte do masy badz zasilania, niektore pozostaja
niepodlaczone. Zalezy od konkretnej kosci ale mozesz mi wierzyc -
troche tego towaru sie juz naogladalem od srodka.
--
Darek
From: Robert <rpudlik_at_nospam_poczta.onet.pl>
Subject: Re: Testowanie pamieci
Date: Wed, 23 Oct 2002 10:49:30 +0100
Testu "produkcyjnego" na obudowanej pamieci moze ci sie nie udac
przeprowadzic... Pelne przetestowanie chipu mozliwe jest pod warunkiem
dostepu do wszystkich padow testowych. Na etapie pomiarow ostrzowych
nie ma problemu, po bondingu jednakze niektore z padow testowych
zostaja zwarte do masy badz zasilania, niektore pozostaja
niepodlaczone. Zalezy od konkretnej kosci ale mozesz mi wierzyc -
troche tego towaru sie juz naogladalem od srodka.
Troche sie chyba nie zrozumieliśmy - nie chodziło mi o testowanie samego
scalaka, tylko jakości jego montażu na płytce. W każdym razie problem
już rozwiązał się sam - okazało się że osoba pisząca program testowy
używała zamiast trasferu blokowego dostępu przez pojedyńcze słowa, i
dlatego trwało to strasznie długo (system to testowana karta VXI w
kracie z kontrolerem FireWire, który to, jak się okazało, jest bardzo
wolny przy transferowaniu pojedyńczych słów).
--
Pozdrawiam
~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
Robert