prezentacja graficzna VHDL



Masz problem? Zapytaj na forum elektroda.pl

Poprzedni Następny
Wiadomo¶ć
Spis tre¶ci
From: "Adam ¦losarski" <adam.slosarski_at_nospam_contec.com.pl>
Subject: prezentacja graficzna VHDL
Date: Thu, 24 Oct 2002 17:35:22 +0200


jaki program potrafi narysowac schemat logiczny z kodu VHDL?

slyszalem o jednym z firmy MentorGraphics czy on to potrafi?
jakie inne programy rysuj± bramki logiczne zsyntezowane z VHDL-a?


chodzi o aplikacje na WIndows

--


Z poważaniem
---------------------------------------------------------
Adam ¦losarski - Programista
Contec - Call Management Solutions
Dział Rozwoju Oprogramowania
01-939 Warszawa
ul. Burleska 3a
adam.slosarski_at_nospam_contec.com.pl
www.contec.com.pl




Poprzedni Następny
Wiadomo¶ć
Spis tre¶ci
From: "Piotr Zbysinski, EP \(H\)" <piotr.zbysinski_at_nospam_ep.com.pl>
Subject: Re: prezentacja graficzna VHDL
Date: Thu, 24 Oct 2002 21:34:56 +0200


jaki program potrafi narysowac schemat logiczny z kodu VHDL?

Chodzi Ci o siec logiczna, czy o schemat sposobu implementacji opisu w
okreslonej architekturze?


slyszalem o jednym z firmy MentorGraphics czy on to potrafi?
jakie inne programy rysuj± bramki logiczne zsyntezowane z VHDL-a?

Raczej nie, bo to nie ma praktycznego sensu.
Pzdr
PZb



Poprzedni Następny
Wiadomo¶ć
Spis tre¶ci
From: "Adam ¶losarski" <adam.slosarski_at_nospam_contec.com.pl>
Subject: Re: prezentacja graficzna VHDL
Date: Fri, 25 Oct 2002 11:49:14 +0200



"Piotr Zbysinski, EP (H)" <piotr.zbysinski_at_nospam_ep.com.pl> wrote in message
news:ap9i08$jeu$1_at_nospam_news.tpi.pl...
jaki program potrafi narysowac schemat logiczny z kodu VHDL?

Chodzi Ci o siec logiczna, czy o schemat sposobu implementacji opisu w
okreslonej architekturze?


Na razie interesuje mnie układ bramek i połączeń niezależnych od sprzętu
tzn. układ połączeń jeszcze przed dopasowaniem do układu (przed fitting-iem)




slyszalem o jednym z firmy MentorGraphics czy on to potrafi?
jakie inne programy rysuj± bramki logiczne zsyntezowane z VHDL-a?

Raczej nie, bo to nie ma praktycznego sensu.

Jest praktyczny i edukacyjny - trzeba wiedziec na jakiej zasadzie
rozprowadzane są połączenia itd.

Pzdr
PZb





Poprzedni Następny
Wiadomo¶ć
Spis tre¶ci
From: "Piotr Zbysinski, EP \(H\)" <piotr.zbysinski_at_nospam_ep.com.pl>
Subject: Re: prezentacja graficzna VHDL
Date: Fri, 25 Oct 2002 19:02:09 +0200



Na razie interesuje mnie układ bramek i połączeń niezależnych od sprzętu
tzn. układ połączeń jeszcze przed dopasowaniem do układu (przed
fitting-iem)




slyszalem o jednym z firmy MentorGraphics czy on to potrafi?
jakie inne programy rysuj± bramki logiczne zsyntezowane z VHDL-a?

Raczej nie, bo to nie ma praktycznego sensu.

Jest praktyczny i edukacyjny - trzeba wiedziec na jakiej zasadzie
rozprowadzane są połączenia itd.

To wynika z rownan kompilacji, a z punktu widzenia tworcow programu
rysowanie takego obrazka to bezsensowny wodotrysk.
Pzdr
PZb



Poprzedni Następny
Wiadomo¶ć
Spis tre¶ci
From: "Adam ¶losarski" <adam.slosarski_at_nospam_contec.com.pl>
Subject: Re: prezentacja graficzna VHDL
Date: Mon, 28 Oct 2002 10:40:12 +0100



"Piotr Zbysinski, EP (H)" <piotr.zbysinski_at_nospam_ep.com.pl> wrote in message
news:apbtg1$jmc$2_at_nospam_news2.tpi.pl...

Na razie interesuje mnie układ bramek i połączeń niezależnych od sprzętu
tzn. układ połączeń jeszcze przed dopasowaniem do układu (przed
fitting-iem)




slyszalem o jednym z firmy MentorGraphics czy on to potrafi?
jakie inne programy rysuj± bramki logiczne zsyntezowane z VHDL-a?

Raczej nie, bo to nie ma praktycznego sensu.

Jest praktyczny i edukacyjny - trzeba wiedziec na jakiej zasadzie
rozprowadzane są połączenia itd.

To wynika z rownan kompilacji, a z punktu widzenia tworcow programu
rysowanie takego obrazka to bezsensowny wodotrysk.

wcale nie, zobacz jak często fachowcy np. z intel-a i innych firm, pokazują
całe wielkie mapy bramek - (mapy wielko¶ci np. 20 m^2)

a poza tym mozna sie nauczyc wiedziec jak taki kompilator dziala, oraz jak
powinny wygladac polaczenia - chyba ze niektore osoby tym sie nie
interesuja, tak jak niektorzy programisci C++ ktorzy nie wiedza co to
asembler, czyli tak jak ja bym nie moglbym zobaczyc disasemblerowanego
kodu - to bylaby tragedia bo nie wiedzialbym co tak naprawde robi moj
program skompilowany



Pzdr
PZb





Poprzedni Następny
Wiadomo¶ć
Spis tre¶ci
From: "RobertS" <szumu_at_nospam_poczta.onet.pl>
Subject: Re: prezentacja graficzna VHDL
Date: Fri, 25 Oct 2002 12:49:50 +0100



jaki program potrafi narysowac schemat logiczny z kodu VHDL?

1) Renoir (Mentor Graphics) albo jego nowsza wesja FPGA Advantage.
2) Active-HDL (Aldec) od wersji 4

Robert

PS Nie licz na zbyt wiele