Jak działają procesy w VHDL z argumentami clk i rst oraz ich implementacja w logice?

na jakiej zasadzie to dziala, ze wymieniam np. 2 argumenty clk, rst w
kluzuli process:

process(clk, rst)
begin
.....
a pozniej po syntezie on reaguje na to?
chodzi mi o to jak te bramki wygladaja ze potrafia czuwac nad takimi 2
zmianami?
i to oznacza tylko czulosc na z 0 na 1 i z 1 na 0?

jak to jest polaczone z bramkami ze wykrywa ze sie powinien rozpoczac
proces?

ale jak te bramki wykrywaja ze jest np. zbocze dodatnie i ze dopiero po tym
moga dalej wykonywac kod (tzn. kolejne bramki)?

ale jak te bramki wykrywaja ze jest np. zbocze dodatnie i ze dopiero po tym
moga dalej wykonywac kod (tzn. kolejne bramki)?

schemat "prawdziwego" jest dla mnie
niezrozumialy - co zreszta niema znaczenia: nigdy czegos takiego nie
musialem z bramek skladac.

Grzegorz Domagala wrote:

eee, z tym to nie jest tak źle, tylko trzeba pamiętać, że bramki
składają się z elementów dyskretnych ;-)

Na tym poziomie nie probowalem analizowac :))))
Pamietam jednak jak kiedys zobaczylem schemat "bramkowy" jakies
przerzutnika reagujacego na zbocze - zdolalem rozpoznac cos z piec
przezutnikow RS ale polaczone byly w sposob dla mnie niepojety

Musisz troche poczytac o przezutnikach - sposob uzyskiwania reakcji
na zbocze najlatwiej zrozumiec analizujac dzialanie przezutnika
MasterSlave - AFAIR nie jest to "prawdziwy" przezutnik reagujacy na
zbocze ale jest latwy w analizie - schemat "prawdziwego" jest dla mnie
niezrozumialy - co zreszta niema znaczenia: nigdy czegos takiego nie
musialem z bramek skladac.
Jesli nie chce ci sie szukac mozesz przyjac na wiare - istnieja uklady
ktore potrafia zapamietac swoj stan i zareagowac na zbocze syganalu
zegarowego.
GRG

czyli wtedy gdy jest reakcja na zmiane np. process (clk)
to wyglada to tak, ze istnieje tam na samym poczatku wejscia clk np. jakis
przerzutnik, ktory trzyma poprzednią wartość a pozniej ta wartosc ktora tam
'siedzi' jest xor-owana z linią clk? i jesli wyjdzie 1 to znaczy ze byl
skok? cos w tym rodzaju dobrze myślę (zaczalem nauke vhdl-a 12 dni temu i
dlatego tak sie pytam o takie szczegoly)

ale jak te bramki wykrywaja ze jest np. zbocze dodatnie i ze dopiero po tym
moga dalej wykonywac kod (tzn. kolejne bramki)?

ale jak te bramki wykrywaja ze jest np. zbocze dodatnie i ze dopiero po

moga dalej wykonywac kod (tzn. kolejne bramki)?

A może warto trochę poczytać o podstawach zanim zadasz kolejne
idiotyczne pytanie.

jest to tolerowane, to wysyłanie tego typu zapytań na specjalistyczne
grupy o zasięgu światowym (comp.lang.vhdl - Message-ID:
<ap6feq$qen$1_at_nospam_news.tpi.pl>) woła o pomstę do nieba.

Polecam dowolną książkę/skrypt z podstaw układów cyfrowych. Potem
możesz spojrzeć na stronę http://www.optimagic.com - angielski znasz,
więc nie powinno być problemów ;-)

Mimo wszystko pozdrawiam i życzę trochę pokory na przyszłość.

Krzysztof.

P.S.
Mam dzisiaj naprawdę paskudny nastrój :(

--
> Krzysztof Rożniak, Gdańsk
> E-mail: k.rozniak.XXX_at_nospam_ien.gda.pl
> Usuń .XXX z adresu przed wysłaniem poczty

ale jak te bramki wykrywaja ze jest np. zbocze dodatnie i ze dopiero po

tym

moga dalej wykonywac kod (tzn. kolejne bramki)?

A może warto trochę poczytać o podstawach zanim zadasz kolejne
idiotyczne pytanie.

To nie są idiotyczne pytania, z punktu widzenia programisty problem z tym
moim pytaniem moglbym przelozyc tak:

pewien kolega np. pyta się mnie tak "co robi funkcja lstrncpy?", ja (w tym
przypadku odpowiem tak jak Pan) odpowiadam mu ze kopiuje ilość znaków z
łańcucha źródlowego do docelowego. Odpowiedz jest oczywiscie prawidlowa, ale
np. Osoba pytajaca jest dopiero świezo upieczonym programistą i tak
dokładnie nie zna sie na terminologii ale chce sie czegoś bardziej
zaawansowanego dowiedzieć, wiec pyta ponownie (czyli na tej grupie
dyskusyjnej pytam sie ponownie) "Ale jak to się dzieje tzn. jak ta funkcja
dziala?" - No to ja (znowu odpowiadam tak jak Pan odpowiada) czyli mowie mu
tak: Ta funkcja po prostu kopiuje po jednym znaku ze źródla do celu i
sprawdza ile jeszcze skopiowac - a w myślach uważam, że idiotyczne pytania
mi zadaje. A teraz odpowiedz jaka się chciała spodziewać ta osoba (osoba ta
nie wiedziala o czymś takim jak asembler - a o to jej chodzilo czyli jak
dokladnie dziala ta funkcja):

Funkcja ta zawiera instrukcje asemblera:

....
REP MOVSD
....

bo pytająca osoba nie wiedziała o czymś takim co nazywa się asembler a
chciala dostać dokładną informację.

A teraz z innej strony (są też programiści, którzy nie wiedzą dokladnie jak
to jest z tym asemblerem) tacy programiści amatorzy szybko uczą się C++ i
udawają że wszystko umieją. Aby być dobrym trzeba znać również podstawy -
nawet takie o których nie potrzebujesz wiedzieć - w moim przypadku dokladna
implementacja czulosci proces-u. Ja dokladnie wiem co ona robi i o co
chodzi - czytalem ksiazke o VHDL-u Kevin-a Skahil-a ok 600str. i sporo juz
wiem (tylko 2 tygodnie siedzialem przy vhdl-u) - bede probowal zaprojektowac
jakis scalak CPU np. 8 bitowy. Wiem jak dzialają bramki - są to tak jak w C
operacje logiczne - ale głównie ciekawiło mnie jak jest wykonane samo
"WYKRYWANIE" ze cos sie zmienilo.

On Sat, 26 Oct 2002 22:45:44 +0200, "Adam ?losarski"
<adamslosarski_at_nospam_tlen.pl> wrote:

Problem jest w tym, że pisząc kod w VHDL'u nie można myśleć jak
programista. Bramki nie wykrywają zbocza i nie wykonują żadnego kodu -
to nie procesor!!!

Twoim problemem nie jest nieznajomość "dokladnej implementacji
czulosci procesu", ale brak zrozumienia działania hardware'u. I to są
podstawy, o ktorych _musisz_ wiedzieć, jeśli masz zamiar zajmować
się projektowaniem logiki programowalnej!

Stosując Twoje porównania: zachowujesz się jak programista który
opanował składnię języka C (C++) i pisze w tym języku programy, ale
nie ma pojęcia o tym, że istnieje coś takiego jak assembler, nie
wspominając już o kodzie maszynowym.

dla niego kompletna abstrakcja - wszystko załatwiają metody cin/cout!
Takie podejście zdaje egzamin przy pisaniu oprogramowania baz danych
itp. wysokopoziomowych aplikacji, lecz zawodzi chociażby w przypadku
sterowników urządzeń.
BTW: jeden na dziesięć ( optymistycznie rzecz biorąc!) programistów

jest w stanie napisać driver urządzenia np.: pod Windows, mimo tego,
że ma dostęp do SDK, DDK, czy jak to tam się nazywa.

Pewnie czytałeś "VHDL for programmable logic" (ISBN 0-201-89573-0).
W sumie niezła (sprawdziłem na półce ;-)), ale podstawy "cyfrówki"
trzeba znać.
Stwierdzenie "wiem jak dzialają bramki - są to tak jak w C operacje
logiczne" utwierdza mnie w przekonaniu, że myślisz jak programista.
Być może za 5/10/20 lat syntezery będą na tyle "inteligentne", że
zsyntezują w miarę optymalnie kod VHDL'a pisany przez "programistę
amatora" ( to Twoje słowa;)), ale dzisiaj tak nie jest.

Reasumując, moje przesłanie było proste: jeśli już pytasz o podstawy,
to nie rozgłaszaj tego na cały świat - po to są grupy lokalne. Poza
tym denerwuje mnie podejście: znam C/C++ i dziesięć innych języków a
nie mam pojęcia co to bramka/przerzutnik, ale nic to - nauczę się
VHDL'a i będę projektował układy cyfrowe.
Tak się nie da. Moim zdaniem łatwiej sprzętowca przerobić na
programistę niż odwrotnie.!!!

wykrywanie np. gdy jest test: process(clk)
to nic innego jak przerzutnik ktory pamieta poprzednie ustawienie np. '0'

gdy teraz padnie 1 czyli 'event' bo wczesniej bylo '0' to:
wyjscie D z przerzutnika xor-uje sie z aktualnym clk czyli bylo w D

'0' a z xor-em bedzie jeden wiec jedynka, pozniej clk utrzymuje sie np.
przez 30ns na '1' a przerzutnik w tej chwili ma tez 1 wiec xor-wanie z
aktualnym clk czyli 1 xor 1 da 0 wiec juz nie ma event'ow az do 30-tej ns,
pozniej clk = 0 wchodzi 0 do ukladu i ten wejsciowy przerzutnik ma 1 i xor

z clk ktory teraz ma '0' to = 1 i jest 'event', oczywiscie ten przerzutnik
teraz przeskakuje na 0 itd. a przez caly czas gdy wynik xorowania daje 1
sygnal to ten sygnal leci do kolejnych juz bramek czyli if(clk = 1)

czy byl to narastajacy clk i jak tak to dalej i id. Jesli mam racje to o
taka odpowiedz mi przez caly czas chodzilo bo nie wiedzialem jak to jest
wykrywane ale juz sobie w koncu sam doszedlem ze moze to robic przerzutnik

pozniej xor z np. clk (o ile to jest prawda co tu napisalem - czekam na
potwierdzenie)

dlatego tez szukalem caly czas jakiegos programu ktory by mi narysowal
bramki i przerzutniki wtedy szybciej bym sie domyslil o co chodzi z tym

process(clk)

swoja droga to tez znam troche jak jest zbudowany przerzutnik - bistabilny
symetryczny uklad w ktorym nie ma jednoznacznosci i dlatego sie tak
przelacza - czy cos w tym rodzaju

Twoim problemem nie jest nieznajomość "dokladnej implementacji
czulosci procesu", ale brak zrozumienia działania hardware'u. I to są
podstawy, o ktorych _musisz_ wiedzieć, jeśli masz zamiar zajmować
się projektowaniem logiki programowalnej!

potrafi rozroznic logike C od VHDL-a - to prawda ze trzeba z innej

perspektywy patrzec, to jest cos w rodzaju kodu w C, ktory dziala tylko na
zdarzeniach tzn. w VHDL-u wlasciwie wszystko na zdarzeniach trzeba robic i

jesli mam kod taki w pseudo C:

void ReadAsmInstructionAndOpCode()
{
BYTE instrukcja = ReadDataFromMemory();
if(instrukcja = nop)
return
else // tu np. instrukcja mov ax, bx - wiec pobieram srcreg i destreg
{
BYTE srcreg = ReadDataFromMemory();
BYTE destreg ReadDataFromMemory();
}
}
//

czyli odczytanie instrukcji a pozniej rejestrow to w C jak najbardziej
ale w Hardwarze to jest dziwaczne (widze juz twoja mine).
po pierwsze dlatego ze gdyby tak analizowal Hardware CPU to czas

(sciezka danych) bylby za dlugi a poza tym takie w trakcie jeszcze
pobieranie danych to wogole odpada)
i ja bym to zrobil w VHDL-u tak, ze

bylby proces ktory sciaga nonstop dane z pamieci do instruction

czyli jakiejs np. kolejki FIFO na np. 64 bajty (srednio 16 - 20 instrukcji
intelowych)

na jakiej zasadzie to dziala, ze wymieniam np. 2 argumenty clk, rst w
kluzuli process:


process(clk, rst)
begin
.....


a pozniej po syntezie on reaguje na to?
chodzi mi o to jak te bramki wygladaja ze potrafia czuwac nad takimi 2
zmianami?
i to oznacza tylko czulosc na z 0 na 1 i z 1 na 0?

jak to jest polaczone z bramkami ze wykrywa ze sie powinien rozpoczac
proces?


na jakiej zasadzie on wykrywa ze zmienil sie clk, albo rst i zaczyna
wykonywac dalej proces (kolejne bramki logincze)?

Jeszcze nie do konca mi o taka odpowiedz chodzilo - choc i tak dziekuje za
wszelkie odpowiedzi.

chodzilo mi o to jak z punktu widzenia elektroniki i bramek rozpoznajš one
ze jest nagle zmiana np. clk z 0 na 1 i ze wtedy cos dalej one wykonuja

Jeszcze nie do konca mi o taka odpowiedz chodzilo - choc i tak dziekuje za
wszelkie odpowiedzi.

chodzilo mi o to jak z punktu widzenia elektroniki i bramek rozpoznajš one
ze jest nagle zmiana np. clk z 0 na 1 i ze wtedy cos dalej one wykonuja