operacja memory reset w 24c256/24c1024



Masz problem? Zapytaj na forum elektroda.pl

Poprzedni Następny
Wiadomość
Spis treści
From: "Przemyslaw Kranz" <pphu_restart_at_nospam_poczta.onet>
Subject: operacja memory reset w 24c256/24c1024
Date: Wed, 13 Oct 2004 05:56:23 +0200


Witam!

Stosuję pamięci EEPROM AT24C256 w systemie z AT89S52.
Ponieważ korzystam w procesorze z Watch Dog'a - pojawił się problem jak
zresetować protokoł dostępu do EEPROM'a w wypadku zadziałania WD.

W dokumentacji do EEPROM'a znalazłem nastepujaca "sekwencje Memory Rese"t:
"
MEMORY RESET:
After an interruption in protocol, power loss or system reset, any 2 wire
port can by reset by following these steps:
1. Clock up to 9 cycles,
2. Look for SDA high in each cycle while SCL is high,
3. Create start condition.
"
wydaje mi się, że ma być:

1. wygeneruj do 9 cykli zegarowych, przy wystawionym SDA high,
2. w każdym cyklu zegarowym SDA powinno mieć stan wysoki, gdy SCL ma stan
wysoki.
4. wygeneruj sygnał startu (tj. gdy SCL:high, SDA zmiana z high na low).

potem pewnie trzeba zrobić sygnał stopu.

Czy ta sekwencja stosuje sie do dowolnych urzadzen z I2C (np do PCF8583)?
i czy ją dobrze rozumiem (nie ma załączonego rysunku w dokumentacji)?

Czy ktoś z grupowiczow slyszal/stosowal taka sekwencje?
Czy dobrze zrozumialem ten zapis z dokumentacji?

pozdrawiam

Przemyslaw



========
Path: news-archive.icm.edu.pl!newsfeed.gazeta.pl!news.nask.pl!newspeer2.se.telia.net!se.telia.net!zen.net.uk!dedekind.zen.co.uk!npeer.de.kpn-eurorings.net!newsfeed00.sul.t-online.de!newsfeed01.sul.t-online.de!t-online.de!newsfeed01.chello.at!newsfeed02.ch