verilog->VHDL translation
Masz problem? Zapytaj na forum elektroda.pl
From: "greg" <xgrzes_at_nospam_poczta.onet.pl>
Subject: verilog->VHDL translation
Date: Fri, 22 Oct 2004 00:59:29 +0200
Hej
potrzebuje takeigo narzedzia to konwersji Verilog->VHDL.
isteniej wiele w sieci, a do jednego z darmowych nei moge sie dobic od kilku
dni to strefy download..
http://www.x-tekcorp.com/download.htm
reszta jest platna..a do 1 prrojektu nei hce kupowac, nawet nie wiem ile by
sobie zyczyli:)
Jesli ktos ma to cus sciagniete, prosilbym o podeslanie, a jak ktos ma pelna
wersje, to czy moglby mi przekonwertowac kilka pliczkow?
dawno juz nie pisalem w verilogu, no i chcialbym miec caly projekt napisany
w 1 jezyku..zeby byla pelna przenosnosc miedzy platformami..
Pozdr
Greg
========
Path: news-archive.icm.edu.pl!newsfeed.gazeta.pl!news.onet.pl!not-for-mai
From: "greg" <xgrzes_at_nospam_poczta.onet.pl>
Subject: Re: verilog->VHDL translation
Date: Sat, 23 Oct 2004 01:08:24 +0200
heh, najciemniej pod latarnia...mam takie cos w firmie,w jednym z pakietow..
w razie potrzeby konwersji - sluze:)
========
Path: news-archive.icm.edu.pl!newsfeed.gazeta.pl!news.onet.pl!newsgate.onet.pl!newsgate.p