uP+FLASH+RAM
Masz problem? Zapytaj na forum elektroda.pl
From: "Jarosław Czuła" <lab_at_nospam_televox.pl>
Subject: uP+FLASH+RAM
Date: Tue, 12 Oct 1999 08:04:38 GMT
Witam
Zakładam nowy wątek bo chyba za bardzo odbiegli¶my od mojego poprzedniego
problemu z ICE 200.
Niestety z DSP nie mam doczynienia,ale może co¶ takiego będzie interesujące
-odpowiednik 80C52
- zegar do 40 MHz (podział przez 4 a nie 12)
- 32kB Flash
- RAM 256B +1kB (wew. przez MOVX)
- 2x UART
- podwójny UART
- WatchDog itd
- programowany czas dostępu dla magistrali zewnętrznej
Jarek
From: Artur Wisz <gagatech_at_nospam_friko2.onet.pl>
Subject: Re: uP+FLASH+RAM
Date: Tue, 12 Oct 1999 10:15:59 +0200
Ile to kosztuje ?
"Jarosław Czuła" wrote:
Witam
Zakładam nowy wątek bo chyba za bardzo odbiegli¶my od mojego poprzedniego
problemu z ICE 200.
Niestety z DSP nie mam doczynienia,ale może co¶ takiego będzie interesujące
-odpowiednik 80C52
- zegar do 40 MHz (podział przez 4 a nie 12)
- 32kB Flash
- RAM 256B +1kB (wew. przez MOVX)
- 2x UART
- podwójny UART
- WatchDog itd
- programowany czas dostępu dla magistrali zewnętrznej
Jarek
-
From: "Juliusz" <juliusz_at_nospam_multi-ip.com.pl>
Subject: Re: uP+FLASH+RAM
Date: Tue, 12 Oct 1999 20:37:33 GMT
Jarosław Czuła <lab_at_nospam_televox.pl> wrote in message
news:qYBM3.1427$%3.26535_at_nospam_news.tpnet.pl...
Witam
Zakładam nowy wątek bo chyba za bardzo odbiegli¶my od mojego poprzedniego
problemu z ICE 200.
Niestety z DSP nie mam doczynienia,ale może co¶ takiego będzie
interesujące
-odpowiednik 80C52
- zegar do 40 MHz (podział przez 4 a nie 12)
- 32kB Flash
- RAM 256B +1kB (wew. przez MOVX)
- 2x UART
- podwójny UART
- WatchDog itd
- programowany czas dostępu dla magistrali zewnętrznej
A wlasnie - ile wynosi czas dostepu do magistrali - ale maksymalny ? Mnie
interesuje cos okolo 100ns lub mniej.
I tak ten podzial przez 4 to mina. Gdyby AVR mial zegar 16 czy 20 - mowie o
tych z magistrala to bylby to swietny procesor do tego co chce zrobic. Z
zegarem 8MHz moge sobie pogwizdac tylko. Dostep do magistrali to 2 cykle
maszynowe czyli 250ns. Gdyby to bylo 125 czy 100ns to juz inna sprawa.
Chyba trzeba bedzie zrobic synchroniczna logike bez procesora. SRAM 32kx8
12ns kosztuje 1,10 USD czylo okolo 5zl. UART 16550 mozna puscic w trybie DMA
wlasciwie.
Chyba sie skonczy, ze zrobie wlasny UART na programowalnej kostce. Juz od
dawna sie zabieram za to ale chyba bedzie trzeba. Nie bedzie klopotu z
identyfikacja zrodla przerwania i czasochlonnymi cyklami zagladania do
rejestrow.
No chyba, ze ktos zna troche procki DSP i poleci kostke, ktora:
1. Wykonuje rozkaz w 1 cyklu zegara
2. Ma szybka magistrale - okolo 100ns
3. Pamiec programu okolo 8k
4. Ram okolo 512 bajtow
5. UART lub bez UARTU ale warunek szybka magistrala
6. Okolo 20MHz taktowanie
Juliusz
From: "Robert Grzyb" <grzybr_at_nospam_mail.zetosa.com.pl>
Subject: Re: uP+FLASH+RAM
Date: Tue, 12 Oct 1999 23:28:26 GMT
Juliusz <juliusz_at_nospam_multi-ip.com.pl> wrote:
1. Wykonuje rozkaz w 1 cyklu zegara
2. Ma szybka magistrale - okolo 100ns
3. Pamiec programu okolo 8k
4. Ram okolo 512 bajtow
5. UART lub bez UARTU ale warunek szybka magistrala
6. Okolo 20MHz taktowanie
No to moze:
Zilog Z8922320 Fixed Point DSP
RAM (on chip) 512x16
ROM (on chip) 8Kx16
Clock 20Mhz,Cyc/Instr 50
Multiply Time 50 ns
UART 1,Timer/Count 3 16-bit
Ext/Int/Adr Bus 16/16/16
2 WDT, SPI, 8 Ints, 2 PWMs, 40 I/O Bits
CMOS,Packages QCC,QFP
Powinien pasowac, wprawdzie nie wykonuje 1 rozkazu
w jednym cyklu ale nie wiem czy robi to jakikolwiek DSP-
to chyba domena RISC-owych procesorow?
Robert Grzyb
From: "Andrzej Podolski" <apodolski_at_nospam_ums.gov.pl>
Subject: Re: uP+FLASH+RAM
Date: Wed, 13 Oct 1999 07:17:34 GMT
Juliusz napisał(a) w wiadomo¶ci: ...
|No chyba, ze ktos zna troche procki DSP i poleci kostke,
ktora:
|
|1. Wykonuje rozkaz w 1 cyklu zegara
|2. Ma szybka magistrale - okolo 100ns
|3. Pamiec programu okolo 8k
|4. Ram okolo 512 bajtow
|5. UART lub bez UARTU ale warunek szybka magistrala
|6. Okolo 20MHz taktowanie
Wiele np z Texasa DSP TMS320c25,6,8 lub TMS320c5x z innymi
DSP powinno byc podobnie.
A tak OT ale kiedys Juliuszu proponowales stworzenie
rdzenia procesora RISC i co dalej z tym pomyslem - umarl?.
Bo generalnie to coraz czesciej stajemy przed problemem
tego typu cykl magistrali ponizej 100nS a dobrze by bylo
rowniez 16b.
Wiec moze warto byloby cos w tym kierunku przesiewziac
;))))).
Mozesz tez sprawdzic rodzine Siemensa 80C166 - pewnie
bedzie ok a nowe wersje sa tanie i maja nawet USB wiec
mozna ewentualnie bez problemu to podlaczyc do PC .
Pozdrawiam
From: "Juliusz" <juliusz_at_nospam_multi-ip.com.pl>
Subject: Re: uP+FLASH+RAM
Date: Tue, 12 Oct 1999 20:44:12 GMT
Jarosław Czuła <lab_at_nospam_televox.pl> wrote in message
news:qYBM3.1427$%3.26535_at_nospam_news.tpnet.pl...
Witam
Zakładam nowy wątek bo chyba za bardzo odbiegli¶my od mojego poprzedniego
problemu z ICE 200.
Niestety z DSP nie mam doczynienia,ale może co¶ takiego będzie
interesujące
-odpowiednik 80C52
- zegar do 40 MHz (podział przez 4 a nie 12)
- 32kB Flash
- RAM 256B +1kB (wew. przez MOVX)
- 2x UART
- podwójny UART
- WatchDog itd
- programowany czas dostępu dla magistrali zewnętrznej
No widzisz - mimo, ze ma podzial przez 4 to i tak polowa rozkazow to 2 cykle
maszynowe a polowa to 3 cykle wiec to przyspieszenie jest ale takie sobie.
To sie swietnie nadaje do wszystkiego ale nie do transmisji danych.
Wlasciwie 20 MIPS to wystarcza mi do przekladania bajtow z malutkim
analizowaniem co leci.
Juliusz