Re: routing w FPGA i/lub CPLD PLD
Masz problem? Zapytaj na forum elektroda.pl
From: "Piotr Wyderski" <piotr.wyderskiREMOVE_at_nospam_hoga.pl>
Subject: Re: routing w FPGA i/lub CPLD PLD
Date: Fri, 1 Nov 2002 11:59:41 +0100
Adam Ślosarski wrote:
(udalo mi się zrobic algorytmem Knutha tzw. KARATSUBA).
Karatsuba to facet, a nie algorytm. :-o))) Strasznie mieszasz.
Moj kod liczyl 87.654.321 do potegi 40.000 (87mln do potegi 40tys)
na 1Ghz Athlonie w ok 3 sekundy a wynik mial dlugosc naprawde kilometrowa.
Do samego potegowania sa znacznie wydajniejsze algorytmy.
Chyba szybko liczyl?
No co najmniej kilkaset razy szybciej to by sie dalo zrobic... :-)
Obliczenie
k-tej potegi danej liczby wcale nie wymaga k mnozen, ~log_2(k) spokojnie
wystarczy. Jak? -- sprobuj sam zgadnac, to calkiem proste. :-)
Pozdrawiam
Piotr Wyderski