Maksymalna częstotliwość sygnału dla licznika w uC Atmel 89C2051 - jakie ograniczenia?
=?ISO-8859-2?B?TWF4LiBmd2UgZGxhIGxpY3puaWvzdyB3IDg5QzIwNTEuLi4=?=
From: dykus_at_nospam_poczta.fm (Dykus)
Subject: =?ISO-8859-2?B?TWF4LiBmd2UgZGxhIGxpY3puaWvzdyB3IDg5QzIwNTEuLi4=?=
Date: 9 Nov 2003 20:06:07 +0100
Witam,
Chcę zbudować miernik częstotliwości na uC Atmel 89C2051, tylko
zastanawia mnie jedna rzecz - w którymś z kursów języka Bascom (zdaje
się w 'EdW') pisano, że maksymalna częstotliwość sygnału podawana na
wejście licznika wynosi: Fosc/24 (Fosc - częst. oscylatora), skąd to
się bierze? Skąd wynika takie ograniczenie? Jakieś synchroniczne
liczniki, czy co?
Wynika z tego, że prockiem tym można mierzyć maksymalnie 1MHz (dla
kwarcu 24MHz), a np. w takim PIC16F84 przy kwarcu 4MHz można mierzyć
sygnał o f=50MHz - tam pewnie nie ma żadnego podziału.
A co się stanie, jeśli na wejście podam sygnał o częstotliwości
większej niż 1MHz, np. 2, 3 MHz? Układ nie nadąży, pojawią się
przekłamania...?
--
Pozdrawiam,
Dykus.
--
Zaloz prywatne forum:
http://forum.onet.pl
========
Path: news-archive.icm.edu.pl!news.rmf.pl!agh.edu.pl!news.agh.edu.pl!news.onet.pl!not-for-mai
From: "swiniaczek" <swiniaczek_at_nospam_buziaczek.pl>
Subject: Re: Max. fwe dla liczników w 89C2051...
Date: Sun, 9 Nov 2003 20:35:50 +0100
W 51 jeżeli w dwóch kolejnych cyklach maszynowych procesor wykryje zmianę
stanu wejścia układu czasowo-licznikowego to zwiększa zawartość licznika.
Przy wyższych częstotliwościach powstaną błędy zliczania.
radek
Użytkownik "Dykus" <dykus_at_nospam_poczta.fm> napisał w wiadomości
news:1835457853.20031109200500_at_nospam_poczta.fm...
Witam,
Chcę zbudować miernik częstotliwości na uC Atmel 89C2051, tylko
zastanawia mnie jedna rzecz - w którymś z kursów języka Bascom (zdaje
się w 'EdW') pisano, że maksymalna częstotliwość sygnału podawana na
wejście licznika wynosi: Fosc/24 (Fosc - częst. oscylatora), skąd to
się bierze? Skąd wynika takie ograniczenie? Jakieś synchroniczne
liczniki, czy co?
Wynika z tego, że prockiem tym można mierzyć maksymalnie 1MHz (dla
kwarcu 24MHz), a np. w takim PIC16F84 przy kwarcu 4MHz można mierzyć
sygnał o f=50MHz - tam pewnie nie ma żadnego podziału.
A co się stanie, jeśli na wejście podam sygnał o częstotliwości
większej niż 1MHz, np. 2, 3 MHz? Układ nie nadąży, pojawią się
przekłamania...?
--
> Pozdrawiam,
> Dykus.
>
>
> --
> Zaloz prywatne forum:
> http://forum.onet.pl
>
========
Path: news-archive.icm.edu.pl!news.rmf.pl!agh.edu.pl!news.agh.edu.pl!news.onet.pl!newsgate.onet.pl!newsgate.p
From: dykus_at_nospam_poczta.fm (Dykus)
Subject: =?Windows-1250?B?UmU6IE1heC4gZndlIGRsYSBsaWN6bmlr83cgdyA4OUMyMDUxLi4u?=
Date: 10 Nov 2003 13:56:47 +0100
Witam,
Dnia 03-11-09 (niedziela) o 20:35, 'swiniaczek' napisał(a):
W 51 jeżeli w dwóch kolejnych cyklach maszynowych procesor wykryje zmianę
stanu wejścia układu czasowo-licznikowego to zwiększa zawartość licznika.
Skoro wykrywanie zmiany trwa 2 cykle, to dlaczego możliwy jest pomiar
przy zegarze 24MHz częstotliwości zaledwie 1MHz? Z mojeo obliczenia:
24MHz/2 (bo dwa cykle) = 12MHz, dodajšc trochę czasu na przepisywanie
(albo inkrementację) to niech będzie te ~6MHz, ale nie 1MHz! Chyba, że
po wykryciu wykonywane sš jakieś instrukcje, które potrzebujš więcej
cykli... (czyli nie będzie to robione sprzętowo?).
Skoro tak, to jak o jest robione np. w PICu (16F84), gdzie przy
zegarze 5MHz można mierzyć częstotliwość 50MHz? Czyżby tam licznik był
bezposrednio podłšczony w wejściem i przyjmował zliczane impulsy (bez
żadnego wykrywania)?
Szkoda, że nie znam asmeblera, tu pewnie jego znajomość by się
przydała...
--
Pozdrawiam,
Dykus.
--
Zaloz prywatne forum:
http://forum.onet.pl
========
Path: news-archive.icm.edu.pl!news.rmf.pl!news.ipartners.pl!news.astercity.net!not-for-mai
From: Grzegorz Mentrak <gmentrak_CUT_THIS__at_nospam_polbox.com>
Subject: Re: Max. fwe dla =?ISO-8859-2?Q?licznik=F3w?= w 89C2051...
Date: Mon, 10 Nov 2003 15:11:06 +0100
Dykus wrote:
Witam,
Dnia 03-11-09 (niedziela) o 20:35, 'swiniaczek' napisał(a):
W 51 jeżeli w dwóch kolejnych cyklach maszynowych procesor wykryje
zmianę stanu wej?cia układu czasowo-licznikowego to zwiększa
zawarto?ć licznika.
Skoro wykrywanie zmiany trwa 2 cykle, to dlaczego możliwy jest pomiar
przy zegarze 24MHz częstotliwości zaledwie 1MHz?
Proponuje poczytać pdf'a do 51. 1 cykl trwa 12 taktow zegara i dlatego
masz tam 24
--
Pozdrawiam
Grzegorz Mentrak --> gmentrak (at) polbox (dot) com
"Czy świat się wiele zmieni,
gdy z młodych gniewnych wyrosną starzy wkurwieni" - Jonasz Kofta
========
Path: news-archive.icm.edu.pl!news.rmf.pl!agh.edu.pl!news.agh.edu.pl!news.onet.pl!newsgate.onet.pl!newsgate.p