Bezpieczeństwo CMOS 4093 przy sygnale 0/12V z zakłóceniami do 50V?
Wysokie napięcie a CMOS-y
From: "WB" <nie_at_nospam_ma.mnie.pl>
Subject: Wysokie napięcie a CMOS-y
Date: Thu, 13 Nov 2003 14:25:06 +0100
Potrzebuję waszej opinii. Załóżmy, że jest sygnał wejściowy 0/12V z
możliwoscia chwilowych zakłóceń do -20 + 50V. Sygnał jest formowany w
banalnym układziku - dzielnik z dwu rezystorów 470k + bramka 4093 (ze
Smithem). Zarówno próg przełączania jak i opóxnienia związane z RC tych
rezystorów i pojemnosci wejściowej są nieistotne. Chodzi mi tylko o to, czy
taki ukłąd jest bezpieczny dla scalaka ? Czy jego wewnętrzne diody
zabezpieczające wejścia można użytkować w sposób "ciągły".
William
========
Path: news-archive.icm.edu.pl!news.rmf.pl!agh.edu.pl!news.agh.edu.pl!news2.icm.edu.pl!newsfeed.tpinternet.pl!atlantis.news.tpi.pl!news.tpi.pl!not-for-mai
From: "Roman" <romantek_at_nospam_poczta.onet.pl>
Subject: Re: Wysokie napięcie a CMOS-y
Date: Thu, 13 Nov 2003 16:54:57 +0100
banalnym układziku - dzielnik z dwu rezystorów 470k + bramka 4093 (ze
taki ukłąd jest bezpieczny dla scalaka ? Czy jego wewnętrzne diody
zabezpieczające wejścia można użytkować w sposób "ciągły".
W takim układzie jak Twój, pierwszy (wejściowy) rezystor dzielnika
ogranicza tak znacznie prąd przy zadziałaniu diód antyprzepięciowych, że te
nie powinny mieć żadnych problemów z ich "neutralizacją".
Ujemną zaś stroną stosowania takiego dzielnika jest spowolnienie sygnału
wejściowego, opóźnienie przełączenia bramki.
Roman
========
Path: news-archive.icm.edu.pl!news.rmf.pl!agh.edu.pl!news.agh.edu.pl!news.onet.pl!newsfeed.tpinternet.pl!atlantis.news.tpi.pl!news.tpi.pl!not-for-mai