Re: Altera MAX7000
Masz problem? Zapytaj na forum elektroda.pl
From: JA <andr_at_nospam_chall.ifj.edu.pl>
Subject: Re: Altera MAX7000
Date: Thu, 30 Dec 1999 10:46:22 +0100
Jacek Meyerhold wrote:
Witam!
W najbliższym czasie zamierzam się zając układami PLD,
ale jestem w tej dziedzinie baardzo początkujący. Proszę o radę.
Czy za pomocą układu ByteBlaster Altery można zaprogramować układy
EPM7032 i gdzie je kupić.
szczerze mowiac, zajmowalem sie tylko ukladami FLEX Altery
i nie jestem pewien, czy MAX-y tez mozna programowac
Bit/ByteBlaster, prawie na pewno tak;
niestety cala 'drukowana' literature do Altery mam daleko stad,
a przez siec ze stron Altery sciaga sie godzinami ... :(
nawiasem mowiac, przegladajac kiedys cennik ukladow Altery
zauwazylem z pewnym zdziwieniem, ze Flex'y sa tansze do
Max'ow ...
schemat prostego programatora do samodzielnego wykonania
mozna znalezc:
http://www.freecore.com/nosupport/blaster.htm
Juliusz jest maniakalnym zwolennikiem VHDL, ja mam troche inne
zdanie,
jedyna [ale trzeba przyznac - wielka] zaleta VHDL jest to,
ze jest standardem przemyslowym, majac na uwadze prace w powaznej
firmie trzeba ten jezyk [niestety] opanowac;
jesli to sa pierwsze kroki w programowaniu logiki, to
proponuje zaczac od asemblera PALASM - do sciagniecia za darmo,
badz od rysowania schematow i pobawienie sie prostymi projektami
by sie oswoic z wewnetrzna architektura PLD, zobaczyc co mozna,
a czego nie mozna z PLD, jak pisac algorytm, by optymalnie
wykorzystac zasoby kosci;
niezlym rozwiazaniem jest tez darmowa wersja [w pelni funkcjonalna,
od edycji przez symulacje po konfiguracje]
MaxPlus Altery, a opracowany przez nich prosty jezyk AHDL jest
lepszy od VHDL, bo jest zorientowany na hardware i daje projektantowi
pelna kontrole nad tym, co zrobi kompilator i jak logika zostanie
rozmieszczona przez Fitter;
problem w tym, ze w VHDL mozna teoretycznie modelowac dowolne
zjawisko, ale ten jezyk jest zupelnie oderwany od hardware'u,
ktory w koncu ma realizowac algorytm;
w zasadzie nie ma problemu, jesli logika ma pracowac z 10MHz,
uklad powinien dzialac, nawet jesli kompilator porobi jakies
glupstwa,
ale gdy mamy juz 60MHz system clock, dzialanie ukladu zaczyna
byc czule na to, co z napisanego programu zrobi kompilator;
oczywiscie profesjonalne narzedzia do projektowania maja
wbudowane srodki do sterowannia praca kompilatora i routera
... poznanie ich to kolejne tygodnie [miesiace?]
pozdrawiam
JA
From: "Juliusz" <juliusz_at_nospam_multi-ip.com.pl>
Subject: Re: Altera MAX7000
Date: Thu, 30 Dec 1999 11:30:11 GMT
JA <andr_at_nospam_chall.ifj.edu.pl> wrote in message
news:386B29EE.BA63A7A0_at_nospam_chall.ifj.edu.pl...
Juliusz jest maniakalnym zwolennikiem VHDL, ja mam troche inne
zdanie,
jedyna [ale trzeba przyznac - wielka] zaleta VHDL jest to,
ze jest standardem przemyslowym, majac na uwadze prace w powaznej
firmie trzeba ten jezyk [niestety] opanowac;
jesli to sa pierwsze kroki w programowaniu logiki, to
proponuje zaczac od asemblera PALASM - do sciagniecia za darmo,
badz od rysowania schematow i pobawienie sie prostymi projektami
by sie oswoic z wewnetrzna architektura PLD, zobaczyc co mozna,
a czego nie mozna z PLD, jak pisac algorytm, by optymalnie
wykorzystac zasoby kosci;
A wcale nie :-) Do prostych projektow nie trzeba sie z niczym oswajac.
Proste projekty to mam na mysli dekodery czy jakas logike, ktora mozolnie
sie sklada z TTL-i. Teraz mnie ktos poprosil o zrobienie pracy dyplomowej -
analizator stanow logicznych z 8-ma wejsciami, podlaczany do LPT.
CPLD wali sample to SRAM 5ns i jak licznik dochodzi do konca pamieci to sie
zatrzymuje i wystawia sygnal na linni portu drukarki. Sa jeszcze 2 rejestry
wewnetrzne, programowalny prescaller czestotliwosci i tryby pracy i
wyzwalania.
Mysle, ze do tych 30MHz bedzie chodzic, moze wiecej. A wszystko na 2xL244
1xLs245 SRAM i CPLD :-)
Moze to opublikuje na stronce jakiejs jak zrobie :-) Wlasciwie juz zrobilem
tylko ten co to ma robic cos ma mnie w dupie ostatnio :-)
W VHDL jest wszystko co potrzeba to rozmieszczania i panowania nad
architektura. Jest cale stado komend, ktore wymuszaja synteze lub jej
zabraniaja lub wymuszaja okreslone typy powiedzmy przezutnikow czy
czegokolwiek.
O powiedzmy
attribute synthesis_off of addr_tmp:signal is true;
ale gdy mamy juz 60MHz system clock, dzialanie ukladu zaczyna
byc czule na to, co z napisanego programu zrobi kompilator;
No wiesz 60MHz to juz nie zabawa. Do tego uzywa sie szybkich kostek co maja
po 143MHz i wiecej, a na dodatek takie rzeczy to dopiero zaczynaja wychodzic
na ASIC-ach gdzie masz do 4x zysk na szybkosci. Generalnie do zlozonych
rzeczy w stylu PCI sie nadaja, z AGP juz sie robi klopot. Trzeba cwiczyc na
nich, a gotowca zamawiac jako ASIC. W calkowicie synchronicznych ukladach,
opoznienia propagacji do 25% jeszcze dzialaja czyli przy 50MHz masz margines
5ns. Tu juz nie chodzi o kompilatory czy ich wydajnosc ale o prawa fizyki
-)
Juliusz
From: "RusH" <prush_at_nospam_priv.sos.com.pl>
Subject: Odp: Altera MAX7000
Date: Thu, 30 Dec 1999 20:26:24 GMT
sie sklada z TTL-i. Teraz mnie ktos poprosil o zrobienie pracy
dyplomowej -
analizator stanow logicznych z 8-ma wejsciami, podlaczany do LPT.
CPLD wali sample to SRAM 5ns i jak licznik dochodzi do konca pamieci to
sie
zatrzymuje i wystawia sygnal na linni portu drukarki. Sa jeszcze 2
rejestry
wewnetrzne, programowalny prescaller czestotliwosci i tryby pracy i
wyzwalania.
Mysle, ze do tych 30MHz bedzie chodzic, moze wiecej. A wszystko na 2xL244
1xLs245 SRAM i CPLD :-)
;-)))) W Elektorze jest taki ukl. opisany , cos mi sie wydaje ze identyczny
;-))) tylko ma chyba 16 linii.
--
Czesc.
Pozdrawiam.
Hi&Over!
RusH W-wa(Poland) zone !
www.kki.net.pl/~prush <<-updejted 20.12.99
prush_at_nospam_priv.sos.com.pl & prush_at_nospam_kki.net.pl
ICQ: 47278444_at_nospam_pager.icq.com
From: "Henryk Cieslak" <hc_at_nospam_microtech.com.pl>
Subject: Re: Altera MAX7000
Date: Thu, 30 Dec 1999 12:42:43 GMT
Jacek Meyerhold wrote:
Juliusz jest maniakalnym zwolennikiem VHDL, ja mam troche inne
zdanie,
jedyna [ale trzeba przyznac - wielka] zaleta VHDL jest to,
ze jest standardem przemyslowym, majac na uwadze prace w powaznej
firmie trzeba ten jezyk [niestety] opanowac;
VHDL (a takze inne jezyki sprzetowe) ma kilka podstawowych zalet:
- po pierwsze zwiekszenie szybkosci pracy, bo tekst pisze sie duzo szybciej
niz rysuje obrazki, a poprawki nanosi jeszcze szybciej (wyobraz sobie troche
juz upchany rysunek, do ktorego masz dodac - powiedzmy - pare bramek, albo
niech ci sie zdarzy, ze uklad przygotowany dla 16 bitow (sumator, licznik,
cokolwiek) trzeba nagle rozszerzyc do 20 bitow)
- po drugie projekt jest przenaszalny - mozna go baaaardzo prosto
zaadaptowac do nowego narzedzia, nowej rodziny kosci, wyslac grupowiczom nie
zastanawiajac sie, czy odbiorca ma go czym odczytac (bo Notepada ma kazdy)
- dopiero po trzecie (po trzecie dla amatorow, po pierwsze dla
profesjonalistow) jest standardem, jest tez prawdopodobnie jedyna forma w
jakiej przyjmuja projekty producenci ASIC-ow,
jesli to sa pierwsze kroki w programowaniu logiki, to
proponuje zaczac od asemblera PALASM - do sciagniecia za darmo,
badz od rysowania schematow i pobawienie sie prostymi projektami
Moim zdaniem bez sensu jest uczenie sie wszelkich PALASM-ow, ABELi, PHDLi,
AHDLi itd. To namiastki. Poznanie VHDL (czy Veriloga - nie zapominajmy o
konkurencji) w zakresie umozliwiajacym robienie prostych projektow nie trwa
dlugo. Zobacz przykladowe projekty GALi czy CPLD w VHDLu - od PALASMa roznia
sie niewiele, troche inne operatory i slowa kluczowe.
To troche jak proponowanie nauki LOGO, bo C to juz za trudne. Mity o
wielkich problemach w opanowaniu VHDL pochodza od softwareowcow,
przyzwyczajonych do sekwencyjnych algorytmow. Dla kogos kto troche powachal
cyfrowki pisanie w VHDL jest dosc naturalne.
Jesli chcesz darmowy syntezator VHLD - sciagnij WebPack od Xilinxa. Darmowy
symulator? - z Aldeca mozna sciagnac 20-dniowa wersje, w sam raz zeby sie
zapoznac z jezykiem. Jest tam tez on-lineowy samouczek VHDLa. Jest jeszcze
ModelSim i inne. Podreczniki tez sie w sieci znajda.
by sie oswoic z wewnetrzna architektura PLD, zobaczyc co mozna,
a czego nie mozna z PLD, jak pisac algorytm, by optymalnie
wykorzystac zasoby kosci;
Tu zgoda, trzeba miec troche swiadomosci co sie robi, ale... np. do Altery
10K startowalem zupelnie bez wnikania w strukture i prawde mowiac do dzis
nie znam szczegolow, napisalem kod taki w ogole, nic pod Altere - i dopier
jak sie czasowka zaczela nie wyrabiac, to trzeba bylo troche pokombinowac.
To troche zalezy, co chcesz osiagnac - kod pisany pod konkretna architekture
moze byc bardziej optymalny, ale traci na mobilnosci.
(....)
MaxPlus Altery, a opracowany przez nich prosty jezyk AHDL jest
lepszy od VHDL, bo jest zorientowany na hardware i daje projektantowi
pelna kontrole nad tym, co zrobi kompilator i jak logika zostanie
rozmieszczona przez Fitter;
To tak jak z pisaniem w C i w asemblerze - byly czasy, ze cale programy
powstawaly w asemblerze, bo C byl nieefektywny, a procesory wolne i
zorientowane na asembler. Podobnie z koscmi - nowsze sa projektowane pod
jezyki sprzetowe. Znaczna wiekszosc projektow da sie efektywnie zapisac w
HDL bez wnikania w Place & Route.
problem w tym, ze w VHDL mozna teoretycznie modelowac dowolne
zjawisko, ale ten jezyk jest zupelnie oderwany od hardware'u,
ktory w koncu ma realizowac algorytm;
Zgadza sie, jak kazdego narzedzia trzeba go umiec uzywac. I tu jest to
wspomniane 'po czwarte':
- po czwarte - ten sam jezyk i te same narzedzia pozwalaja ci symulowac i
testowac projekt na kazdym etapie - funkcjonalnym, po syntezie i po
implementacji. Jeden dobrze napisany test zalatwia wszystkie etapy i jeszcze
mozes wygenerowac wektory testowe do testow produkcyjnych.
w zasadzie nie ma problemu, jesli logika ma pracowac z 10MHz,
uklad powinien dzialac, nawet jesli kompilator porobi jakies
glupstwa,
ale gdy mamy juz 60MHz system clock, dzialanie ukladu zaczyna
byc czule na to, co z napisanego programu zrobi kompilator;
Troche tak, troche nie. Jakis czas temu zrobilem projekt ze sporymi
fragmentami na 40MHz, kosc nabita na 90% (Xilinx 4085XL, najwolniejszy z
dostepnych) i udalo sie. Oczywiscie, trzeba troche miec rozeznanie, jaka
architekture uzyc. Ale Place & Route robil automat, zero recznego
sterowania.
oczywiscie profesjonalne narzedzia do projektowania maja
wbudowane srodki do sterowannia praca kompilatora i routera
... poznanie ich to kolejne tygodnie [miesiace?]
Bez przesady.
pozdrawiam
JA
Pozdr + Happy Y2K
HC