pamiec
Masz problem? Zapytaj na forum elektroda.pl z bramką pl.misc.elektronika!
From: Piotr Laskowski <Piotr.Laskowski_at_nospam_f117.n480.z2.fidonet.org>
Date: Thu, 27 Aug 98 22:11:55 +0200
Subject: pamiec
Dzisiaj zciagnelem z Sieci troche dokumentacji o (Flash E)EPROMach,
przetrawilem, ponownie przeczytalem dokumentacje kontrolera i jestem juz troche
madrzejszy :)
>> Jak to jest z czasem dostepu - przykladowo jest kontroler chodzacy
>> na 20MHz majacy 1 instrukcje na okres zegara (H8S 2655). Wychodzi na
>> to ze pamiec powinna miec czas dostepu co najmniej 50ns - (45ns) -
>> czy tak sie to liczy?
MC> Niekoniecznie. To wszystko zależy jak kontroler jest skonstruowany.
MC> Taktowanie od strony zegara niekoniecznie odzwierciedla bezpoścrednio
MC> tzw. cykl maszynowy, zazwyczaj jest on 2..naście razy dłuższy niż
Okazaje sie ze dla ROMu i SRAMu jest 2 razy, a dla DRAMu 3 razy dluzszy
MC> zegar, pozatym magistrala może mieć wprowadzone wait-states aby wolne
MC> urządzenia lub pamięci zdążyły zareagować.
Tylko dla DRAMu
MC> Ponadto musisz dodać jeszcze różne czasy opóźnień sygnałów (np. w
MC> dekoderach)
Nie potrzeba dekodera, sa osobne linie adresowe A0-A23 i danych D0-D15
MC> więc dla magistrali hulającej na 20 MHz wymagane byłyby czasy dostępu
MC> ok. 40..45 ns w optymistycznym wypadku
No wlasnie tu nie jestem pewien. Z dokumentacji Epromow wynika ze czas dostepu
dla sygnalu CE jest taki jak podany na obudowie, a dla OE przewaznie 2 razy
krotszy. Czy znaczy to ze dla magistrali 20MHz/2 czyli o czasie trwania #CS =100
ns moge dac uklad o czasie dostepu np 90ns? Czy musi byc to jednak 45ns?
W przypadku DRAMu przebiegi czasowe nie sa krytyczne, moze byc wooolno, bedzie
uzywany tylko do okresowego przechowywania pewnych damych, wiec sprobuje
dokladac cykle oczekiwania.
Wiesz moze jaka organizajce (rzedy x kolumny) maja 8 bitowe SIMMy?
Gdzie mozna sobie o tym poczytac?
>> Czy (praktycznie) da sie kupic tak szybka pamiec FLASH, ewentualnie
>> EPROM?
MC> Są robione EPROM 27H o czasach na poziomie 40 ns, Tak szybkich FLASHY
MC> nie przypominam sobie ale nie twierdzę, że nie ma. Typowo jest >=70ns
Odwracajac kota ogonem, zastanawiam sie jak wspolpracja z pamiecia szybkie
kontrolery np chodzace na >=40 MHz, skoro sa takie problemy z czasem dostepu.
Z takiego "odwrotnego" rozumowania wynika ze dla 20MHz potrzeba pamieci 90ns, a
dla 40 MHz - 45ns :)
>> Czym sie roznia uklady serii 28Fxxx od 29Fxxx - obydwa flash'e
MC> Zazwyczaj 28 potrzebują 12 V do programowania a 29 wystarczy 5 V [..]
Rozumiem, dzieki. :)
>> Co to za swolocz BURST ROM?
MC> Pamięć która potrafi 'rzygnąć' całą stroną danych (zwykle 256 bajtów)
MC> z bardzo krótkimi czasami dostępu (np. 25 ns) pod warunkiem,
MC> że odczytujesz je sekwencyjnie (tzn. po kolei) ale żeby dobrać się do
MC> danych z kolejnej strony musisz poczekać już przez pełny okres
MC> czasu dostępu np 70 ns.
Czy jest to specjalny uklad (hardware), czy tylko tryb odczytywania danych
(software)?
Piotrek.
÷:)
From: Maciej Czapla <caltek_at_nospam_wroclaw.top.pl>
Subject: Re: pamiec
Date: Fri, 28 Aug 1998 18:52:49 +0200
MC> Ponadto musisz dodać jeszcze różne czasy opóźnień sygnałów (np. w
MC> dekoderach)
Nie potrzeba dekodera, sa osobne linie adresowe A0-A23 i danych D0-D15
Nie mówię o demultiplekserze tylko o dekoderach. Np urządzenie Y musi
się odezwać pod adresami 000000..000007 a potem jest następne
urządzenie. Musi być więc jakiś dekoder (zewnętrzny lub zaimplementowany
w kontroler) i wnosi jakieś opóźnienie od chwili podania adresu na
magistralę.
MC> więc dla magistrali hulającej na 20 MHz wymagane byłyby czasy dostępu
MC> ok. 40..45 ns w optymistycznym wypadku
No wlasnie tu nie jestem pewien. Z dokumentacji Epromow wynika ze czas dostepu
dla sygnalu CE jest taki jak podany na obudowie, a dla OE przewaznie 2 razy
krotszy.
Tak, bo dekodery adresowe (wewnątrz pamieci) wybrały już odpowiednie
komórki pamięci a OE powoduje tylko otwarcie bufora wyjściowego. Czas
dostępu od adresów lub CE które uaktywania całą pamięć jest zazwyczaj
taki sam.
Czy znaczy to ze dla magistrali 20MHz/2 czyli o czasie trwania #CS =100
ns moge dac uklad o czasie dostepu np 90ns? Czy musi byc to jednak 45ns?
Tego nie mogę Ci bez dokładnej znajomosci kontrolera (a ściślej
'czasówek' na magistrali) powiedzieć bo istrotne są jeszcze stroby
odczytu, opóźnienia itd. Na oko to 80 ns powinno byc OK ale zastrzegam
się.
W przypadku DRAMu przebiegi czasowe nie sa krytyczne, moze byc wooolno, bedzie
uzywany tylko do okresowego przechowywania pewnych damych, wiec sprobuje
dokladac cykle oczekiwania.
Wiesz moze jaka organizajce (rzedy x kolumny) maja 8 bitowe SIMMy?
Gdzie mozna sobie o tym poczytac?
??? Nie używam SIMM w konstrukcjach. Musisz ściągnąć dokumentacje, może
np. Hitachi. Zastanów się nad użyciem SRAM zamiast DRAM bo z taką
zazwyczaj są problemy w zastosowaniach sterownikowych (zakłócenia,
konieczność odświeżania, multipleksowanie linii adresowych, generacja
RAS, CAS). W sumie do 2 MB SRAM wyjdzie podobnie cenowo a na pewno
prościej.
Odwracajac kota ogonem, zastanawiam sie jak wspolpracja z pamiecia szybkie
kontrolery np chodzace na >=40 MHz, skoro sa takie problemy z czasem dostepu.
Z takiego "odwrotnego" rozumowania wynika ze dla 20MHz potrzeba pamieci 90ns, a
dla 40 MHz - 45ns :)
A znasz takie kontrolery co chodzą po magistrali na 40 MHZ ? Jeśli już
to robi się tak, że daje się szybki SRAM, najpierw odczytuje EPROM ( z
waitami) i przepisuje do tego RAM.
Czy jest to specjalny uklad (hardware), czy tylko tryb odczytywania danych
(software)?
Mówisz o pamięci czy układzie ?
W pamięci jest rejestr przesuwny. Po zaadresowaniu strony (czyli xxxx00)
cały wiersz danych jest przepisywany do tego rejestru i zakłada się, że
kolejne adresy będą generowane sekwencyjnie (to zazwyczaj jest w video
DRAM) ew. jest mały szybki 256 bajtów SRAM połączony z właściwą DRAM w
ten sposób, że wszystkie 256 bajtów wypełniane jest równolegle
zawartością wiersza DRAM; wtedy póki nie zmieniasz kolumny (strony)
możesz czytać te 256 bajtów bardzo szybko. Zazwyczaj BURST DRAM
współpracuje z kontrolerem cache - pozwala to na szybkie przepisanie
strony do cache (zwykle sekwencyjnie).
MC