AT89C52 i pamiec S-RAM(dane/program) - czy konieczny podzial przestrzeni adresowej?
Masz problem? Zapytaj na forum elektroda.pl z bramką pl.misc.elektronika!
From: "=?iso-8859-2?Q?Marcin_Gorczy=F1ski?=" <gormar_at_nospam_priv3.onet.pl>
Subject: AT89C52 i pamiec S-RAM(dane/program) - czy konieczny podzial przestrzeni adresowej?
Date: Mon, 7 Dec 1998 01:09:56 +0100
Witam!
Moj problem zwiazany jest z brakiem pewnosci, czy po podlaczeniu 128kBajt
S-RAM'u, podzielonego na dwie strony po 64kB, bedzie mozliwy zapis danych do
pierwszych 8kB pamieci(tyle dokladnie wewnetrznego PEROM'u posiada AT89C52).
Pamiec S-RAM bedzie takze wykorzystywana do przechowywania wykonywalnego
kodu programu (oczywiscie zapisanego powyzej 8kBajtowego bloku).
Wiem, ze taki problem mozna rozwiazac stosujac demultiplekser adresowy, ale
to rozwiazanie nie wchodzi w rachube, gdyz spowodowalo by zmniejszenie
rozmiaru strony i koniecznosc zwiekszenia ilosci linii adresowych sluzacych
wybraniu odpowiedniego bloku pamieci, czego nie moge uczynic z braku wolnych
wyprowadzen.
Za odpowiedz bede wdzieczny, a wrazie jej braku za ok. 3 tyg.(aktualnie
jestem na etapie pisania kodu dla uC) odpowiem sam na to pytanie (nie ma jak
zmierzenie sie z watpliwosciami w praktyce).
--
/::::::::::::::::::::::::::::::::::::::::::::::::::::::::::::::::::::::::::\
|Marcin Gorczyński <gormar_at_nospam_priv3.onet.pl>|
\::::::::::::::::::::::::::::::::::::::::::::::::::::::::::::::::::::::::::/
--
Serwis RUBIKON - http://rubikon.pl - 020 92 47
From: "Juliusz" <juliusz_at_nospam_wyscigi.multi-ip.com.pl>
Subject: Re: AT89C52 i pamiec S-RAM(dane/program) - czy konieczny podzial przestrzeni adresowej?
Date: Mon, 07 Dec 1998 02:46:50 GMT
Marcin Gorczyński napisał(a) w wiadomości:
<74fbbu$8ge$1_at_nospam_gemini.webcorp.com.pl>...
Witam!
Moj problem zwiazany jest z brakiem pewnosci, czy po podlaczeniu 128kBajt
S-RAM'u, podzielonego na dwie strony po 64kB, bedzie mozliwy zapis danych
do
pierwszych 8kB pamieci(tyle dokladnie wewnetrznego PEROM'u posiada
AT89C52).
Pamiec S-RAM bedzie takze wykorzystywana do przechowywania wykonywalnego
kodu programu (oczywiscie zapisanego powyzej 8kBajtowego bloku).
Wiem, ze taki problem mozna rozwiazac stosujac demultiplekser adresowy, ale
to rozwiazanie nie wchodzi w rachube, gdyz spowodowalo by zmniejszenie
rozmiaru strony i koniecznosc zwiekszenia ilosci linii adresowych sluzacych
wybraniu odpowiedniego bloku pamieci, czego nie moge uczynic z braku
wolnych
wyprowadzen.
Za odpowiedz bede wdzieczny, a wrazie jej braku za ok. 3 tyg.(aktualnie
jestem na etapie pisania kodu dla uC) odpowiem sam na to pytanie (nie ma
jak
zmierzenie sie z watpliwosciami w praktyce).
Czesc,
Moim skromnym zdaniem 51-ka czy 2-ka maja rozdzielona pamiec danych i pamiec
programu. Jesli chodzi o pamiec danych to zrobic mozesz i 64k x 10 i to
multiplexowac jakos. Adresy zaczynaja ci sie od poczatku dla dowolnej
strony, ale musisz jakos sprytnie te strony przelaczac. Sa metody. Od czego
sa uklady CPLD i jezyk VHDL :)
Co do pamieci programu to niestety ale musisz sie zdecydowac czy bedziesz
mial pamiec wew czy zewnetrzna - do tego jest nozka EA - EPROM ENABLE, ktora
jest odczytywana przy wlaczaniu zasilanie (lub resecie) nie pamietam. Masz
do wyboru albo 8k albo do 64 kilo. A programu z pamieci przeznaczonej dla
danych nie mozesz wykonywac i traktowac jej jako dummy EPROM.
To jest Harwardzka architektura gdzie masz rozdzial miedzy danymi i
programem
Mozesz polaczyc pamiec danych z dowolnym rodzajem pamieci programu
wybierajac to przy pomocy EA. Ale nie mozesz miec pamieci programu i tu i
tu. Jest limit 64k
Do pamieci danych masz sygnaly WR i RD i ALE
A do pamieci programu masz PSEN i ALE
Jak chcesz nogi rozklonowac (mam na mysli adresy) to HC138 lub cos madrego
na CPLD wsadzic co bedzie dekodowac znacznie wiecej pod warunkiem pojawienia
sie np. ALE, WR, RD i synchronizowac to przy pomocy PSEN. Walisz 52-ke -
dokladasz CPLD np. (ulubiony:) CY7C371i - ISR oczywiscie. Podlaczasz na pale
i pozniej zastanawiasz sie jak to ma dzialac :) Nawet HC373 walisz w VHDL-u
do srodka tego CPLD. Masz procka, CPLD, i dwie kostki pamieci - i ot caly
komputer :)
Wiesz rozwiazan jes masa, ale takie jest wyjatkowo eleganckie :)))
Zawsze adresy zaczynaja sie od ZERA DLA danych i programu z tym, ze EA
wybiera jaki rodzaj pamieci programu masz do dyspozycji.
Jesli chodzi o zabezpieczenie przed spiraceniem to jest OK. Dajesz kod do
EPROMU jawnie, a zatrzaskujesz CPLD i masz uklad nie taki prosty do
zerzniecia.
Chyba, ze sie myle ?
Juliusz
From: "=?iso-8859-2?Q?Marcin_Gorczy=F1ski?=" <gormar_at_nospam_priv3.onet.pl>
Subject: Re: AT89C52 i pamiec S-RAM(dane/program) - czy konieczny podzial przestrzeni adresowej?
Date: Tue, 8 Dec 1998 04:31:27 +0100
Marcin E. Hamerla napisał(a) w wiadomości:
<366c9550.8580218_at_nospam_news.icm.edu.pl>...
On Mon, 07 Dec 1998 02:46:50 GMT, "Juliusz"
<juliusz_at_nospam_wyscigi.multi-ip.com.pl> wrote:
(...)
Chyba, ze sie myle ?
Owszem, mylisz się.
Jeżeli chcesz stosować SRAM do przechowywania programu, to musisz WR\
i PSEN przepuścić przez NOR i taki sygnał wprowadzić na WR\ pamięci.
Tylko wtedy będziesz mógł przechowywać program i dane w tej samej
pamięci. Wtedy będziesz mógł uploadować program do pamięci SRAM.
Oj, raczej cos z czyms pomyliles.
ERRARE HUMANUS EST
Ta maksyme nalezy przytoczyc takze autorowi postu na ktory odpowiadam, badz
jasie z nia juz nie pierwszy raz pogodze, ale wedlug mojej wiedzy (mozliwe,
ze zbyt ograniczonej) nie widze potrzeby a nawet sensu "przepuszczania"
sygnalow PSEN\ i WR\ przez bramke NOR, polaczonej wyjsciem z WE\ pamieci,
a co gorsza przez jaka kolwiek inna.
Dla scislosci dodam, ze sygnalu PSEN\ i RD\ puszczone przez bramke AND na
wejscie OE\ pozwalaja uzywac zewnetrznej pamieci jako pamieci danych i
programu.
Ale co wspolnego maja ze soba sygnaly PSEN\ i WR\, czy nie wystarczy
podlaczyc WR\ bezposrednio do wejscia WE\ pamieci? Znam w teorii przebiegi
czasowe zapisu i odczytu, lecz nigdy nie badalem ich przy uzyciu oscyloskopu
czy chocby nawet rejestratora stanow logicznych. Stad tylko wiem, ze sygnaly
PSEN\ i RD\ roznia siewylacznie wykorzystaniemi i czestotliwoscia (PSEN 2 x
na cykl maszynowy iwstrzymany na 1 cykl podczas odczytu z pamieci
zewnetrznej).
EA\ musi być podpięty do +5V. Program będzie się wykonywał z pamięci EPROM
wewnętrznej, a po wygenerowaniu adresu większego niż rozmiar pam. wew.
adres zostanie automatycznie wystawiony na zewnątrz. W wewnętrznej
EPROMce musi tylko tkwić program do uploadowania SRAMu.
Jestem pewny, ze uC AT89S8252 bez problemu radzi sobie z 8kB wlasnego
PEROM'u +56kB(8kB niestety jesli nie wykorzysta sie jej na pamiec danych,
tak ja chce to zrobic, zmarnuje sie) zewnetrznej pamieci programu. W notach
technicznych poswieconych temuuCz latwoscia odnalazlem fragment mowiacy
o mozliwosci zastosowania takiej konfiguracji dokumentacji dla AT89C52
o niczym takim nie wspomniano. Oczywiscie nie znaczy to, ze taka mozliwosc
nie istnieje, wlasciwie to jestem o niej przekonany, ale zawsze lepiej sie w
100% upewnic.
Linię A16 SRAMu musisz podpiąć do któregoś portu procesora. Oczywiście
aby korzystać z bankowania kodu programu musisz posiadać linker
bankujący.
Aha, aby "stracić" jak najmniej pamięci SRAm należy zastosować
procesor z małym EPROMem lub dynamicznie zmniejszać jego wielkość
(Dallas).
Oczywiscie nie mam zamiaru tracic (faktycznie) zasobow pamieci, wlasnie po
to caly ten zachod z wykorzystaniem S-RAM(u mnie NV S-RAM) jako pamieci
danych i kodu programu, gdyz mam nadzieje, a wlasciwie jestem pewny, ze uC
nie zabroni mi zapisu do zewnetrznej pamieci pod adresy 0H-1FFFh bo niby
z jakiego powodu i w jaki sposob stwierdzi, ze to pamiec programu.
A co do bankowania to niestety jestem skazany na samodzielne wybieranie
odpowiedniego banku pamieci, gdyz z powodu ograniczonej ilosci wyprowadzen
zdecydowalem sie na wykorzystanie szyny I^2C do ktorej, pomijajac kilku
calakow, podlaczony jest 8-bitowy uklad rozszerzenia szyny danych (PCF8574),
ktorego jedno z wyprowadzen sluzy wyborowi odpowiedniej strony w pamieci.
Nie sadze, aby istnial linkier mogacy mnie wyreczyc ;).
Jesli potrzebuje przeskoczyc do (pod)programu umiesczonego na innej stronie
pamieci to zapisuje adres w 2 bajtach RAM, w zmiennych bitowych numer
strony,skacze do podprogramu zajmujacego sie zmiana banku a ona
odwala cala reszte ;).
W razie nie zgodzenia sie z chocby najmniejszym szczegolem merytorycznym
przytoczonym przeze mnie prosze sie nie krepowac i smialo dementowac moje
bledne informacje ( nie sadze, aby ktos sie powstrzymywal, ale kazdego
pragne zachecic, gdyz jeden maly blad moze polozyc moj projekt na lopatki :(
- naszczescie nie zalezy od niego moje zycie).
Pozdrawiam i dziekuje za odzew.
/::::::::::::::::::::::::::::::::::::::::::::::::::::::::::::::::::::::::::\
|Marcin Gorczyński <gormar_at_nospam_priv3.onet.pl>|
\::::::::::::::::::::::::::::::::::::::::::::::::::::::::::::::::::::::::::/
--
Serwis RUBIKON - http://rubikon.pl - 020 92 47
From: mehamerla_at_nospam_pro.onet.pl (Marcin E. Hamerla)
Subject: Re: AT89C52 i pamiec S-RAM(dane/program) - czy konieczny podzial przestrzeni adresowej?
Date: Thu, 10 Dec 1998 22:54:54 GMT
On Tue, 8 Dec 1998 04:31:27 +0100, "Marcin Gorczyński"
<gormar_at_nospam_priv3.onet.pl> wrote:
Dla scislosci dodam, ze sygnalu PSEN\ i RD\ puszczone przez bramke AND na
wejscie OE\ pozwalaja uzywac zewnetrznej pamieci jako pamieci danych i
programu.
Ale co wspolnego maja ze soba sygnaly PSEN\ i WR\, czy nie wystarczy
podlaczyc WR\ bezposrednio do wejscia WE\ pamieci? Znam w teorii przebiegi
czasowe zapisu i odczytu, lecz nigdy nie badalem ich przy uzyciu oscyloskopu
czy chocby nawet rejestratora stanow logicznych. Stad tylko wiem, ze sygnaly
PSEN\ i RD\ roznia siewylacznie wykorzystaniemi i czestotliwoscia (PSEN 2 x
na cykl maszynowy iwstrzymany na 1 cykl podczas odczytu z pamieci
zewnetrznej).
Oczywiście masz rację. Chyba się grzybków nażarłem jak to pisałem.
EA\ musi być podpięty do +5V. Program będzie się wykonywał z pamięci EPROM
wewnętrznej, a po wygenerowaniu adresu większego niż rozmiar pam. wew.
adres zostanie automatycznie wystawiony na zewnątrz. W wewnętrznej
EPROMce musi tylko tkwić program do uploadowania SRAMu.
Jestem pewny, ze uC AT89S8252 bez problemu radzi sobie z 8kB wlasnego
PEROM'u +56kB(8kB niestety jesli nie wykorzysta sie jej na pamiec danych,
tak ja chce to zrobic, zmarnuje sie) zewnetrznej pamieci programu. W notach
technicznych poswieconych temuuCz latwoscia odnalazlem fragment mowiacy
o mozliwosci zastosowania takiej konfiguracji dokumentacji dla AT89C52
o niczym takim nie wspomniano. Oczywiscie nie znaczy to, ze taka mozliwosc
nie istnieje, wlasciwie to jestem o niej przekonany, ale zawsze lepiej sie w
100% upewnic.
Chyba nie zrozumiałem o co Ci chodzi.
Linię A16 SRAMu musisz podpiąć do któregoś portu procesora. Oczywiście
aby korzystać z bankowania kodu programu musisz posiadać linker
bankujący.
Aha, aby "stracić" jak najmniej pamięci SRAm należy zastosować
procesor z małym EPROMem lub dynamicznie zmniejszać jego wielkość
(Dallas).
Oczywiscie nie mam zamiaru tracic (faktycznie) zasobow pamieci, wlasnie po
to caly ten zachod z wykorzystaniem S-RAM(u mnie NV S-RAM) jako pamieci
danych i kodu programu, gdyz mam nadzieje, a wlasciwie jestem pewny, ze uC
nie zabroni mi zapisu do zewnetrznej pamieci pod adresy 0H-1FFFh bo niby
z jakiego powodu i w jaki sposob stwierdzi, ze to pamiec programu.
Masz rację, ale nie końca. Wszystko zależy od tego ile masz programu,
a ile danych. Często danych jest niewiele, a programu dużo i wtedy
stracisz dla programu to co jest "przykryte" pamięcią wew.
A co do bankowania to niestety jestem skazany na samodzielne wybieranie
odpowiedniego banku pamieci, gdyz z powodu ograniczonej ilosci wyprowadzen
zdecydowalem sie na wykorzystanie szyny I^2C do ktorej, pomijajac kilku
calakow, podlaczony jest 8-bitowy uklad rozszerzenia szyny danych (PCF8574),
ktorego jedno z wyprowadzen sluzy wyborowi odpowiedniej strony w pamieci.
Nie sadze, aby istnial linkier mogacy mnie wyreczyc ;).
1. No cóż, moim zdaniem pomysł z wybieraniem adresów za pomocą 8574
jest zupelnie do bani. Za długo to będzie trwało: co najmniej kilkaset
mikrosekund.
2. Nie ma problemu ze zmianą procedury switchbank tak aby zmiana banku
była wykonywana przy pomocy I2C. Moim zdaniem MUSISZ mieć linker
bankujący.
Jesli potrzebuje przeskoczyc do (pod)programu umiesczonego na innej stronie
pamieci to zapisuje adres w 2 bajtach RAM, w zmiennych bitowych numer
strony,skacze do podprogramu zajmujacego sie zmiana banku a ona
odwala cala reszte ;).
Pozdrowienia,
Marcin E. Hamerla
From: mehamerla_at_nospam_pro.onet.pl (Marcin E. Hamerla)
Subject: Re: AT89C52 i pamiec S-RAM(dane/program) - czy konieczny podzial przestrzeni adresowej?
Date: Mon, 07 Dec 1998 09:43:00 GMT
On Mon, 07 Dec 1998 02:46:50 GMT, "Juliusz"
<juliusz_at_nospam_wyscigi.multi-ip.com.pl> wrote:
Marcin Gorczyński napisał(a) w wiadomości:
<74fbbu$8ge$1_at_nospam_gemini.webcorp.com.pl>...
Witam!
Moj problem zwiazany jest z brakiem pewnosci, czy po podlaczeniu 128kBajt
S-RAM'u, podzielonego na dwie strony po 64kB, bedzie mozliwy zapis danych
do
pierwszych 8kB pamieci(tyle dokladnie wewnetrznego PEROM'u posiada
AT89C52).
Pamiec S-RAM bedzie takze wykorzystywana do przechowywania wykonywalnego
kodu programu (oczywiscie zapisanego powyzej 8kBajtowego bloku).
Wiem, ze taki problem mozna rozwiazac stosujac demultiplekser adresowy, ale
to rozwiazanie nie wchodzi w rachube, gdyz spowodowalo by zmniejszenie
rozmiaru strony i koniecznosc zwiekszenia ilosci linii adresowych sluzacych
wybraniu odpowiedniego bloku pamieci, czego nie moge uczynic z braku
wolnych
wyprowadzen.
Za odpowiedz bede wdzieczny, a wrazie jej braku za ok. 3 tyg.(aktualnie
jestem na etapie pisania kodu dla uC) odpowiem sam na to pytanie (nie ma
jak
zmierzenie sie z watpliwosciami w praktyce).
Czesc,
Moim skromnym zdaniem 51-ka czy 2-ka maja rozdzielona pamiec danych i pamiec
programu. Jesli chodzi o pamiec danych to zrobic mozesz i 64k x 10 i to
multiplexowac jakos. Adresy zaczynaja ci sie od poczatku dla dowolnej
strony, ale musisz jakos sprytnie te strony przelaczac. Sa metody. Od czego
sa uklady CPLD i jezyk VHDL :)
Co do pamieci programu to niestety ale musisz sie zdecydowac czy bedziesz
mial pamiec wew czy zewnetrzna - do tego jest nozka EA - EPROM ENABLE, ktora
jest odczytywana przy wlaczaniu zasilanie (lub resecie) nie pamietam. Masz
do wyboru albo 8k albo do 64 kilo. A programu z pamieci przeznaczonej dla
danych nie mozesz wykonywac i traktowac jej jako dummy EPROM.
To jest Harwardzka architektura gdzie masz rozdzial miedzy danymi i
programem
Mozesz polaczyc pamiec danych z dowolnym rodzajem pamieci programu
wybierajac to przy pomocy EA. Ale nie mozesz miec pamieci programu i tu i
tu. Jest limit 64k
Do pamieci danych masz sygnaly WR i RD i ALE
A do pamieci programu masz PSEN i ALE
Jak chcesz nogi rozklonowac (mam na mysli adresy) to HC138 lub cos madrego
na CPLD wsadzic co bedzie dekodowac znacznie wiecej pod warunkiem pojawienia
sie np. ALE, WR, RD i synchronizowac to przy pomocy PSEN. Walisz 52-ke -
dokladasz CPLD np. (ulubiony:) CY7C371i - ISR oczywiscie. Podlaczasz na pale
i pozniej zastanawiasz sie jak to ma dzialac :) Nawet HC373 walisz w VHDL-u
do srodka tego CPLD. Masz procka, CPLD, i dwie kostki pamieci - i ot caly
komputer :)
Wiesz rozwiazan jes masa, ale takie jest wyjatkowo eleganckie :)))
Zawsze adresy zaczynaja sie od ZERA DLA danych i programu z tym, ze EA
wybiera jaki rodzaj pamieci programu masz do dyspozycji.
Jesli chodzi o zabezpieczenie przed spiraceniem to jest OK. Dajesz kod do
EPROMU jawnie, a zatrzaskujesz CPLD i masz uklad nie taki prosty do
zerzniecia.
Chyba, ze sie myle ?
Owszem, mylisz się.
Jeżeli chcesz stosować SRAM do przechowywania programu, to musisz WR\
i PSEN przepuścić przez NOR i taki sygnał wprowadzić na WR\ pamięci.
Tylko wtedy będziesz mógł przechowywać program i dane w tej samej
pamięci. Wtedy będziesz mógł uploadować program do pamięci SRAM. EA\
musi być podpięty do +5V. Program będzie się wykonywał z pamięci EPROM
wewnętrznej, a po wygenerowaniu adresu większego niż rozmiar pam. wew.
adres zostanie automatycznie wystawiony na zewnątrz. W wewnętrznej
EPROMce musi tylko tkwić program do uploadowania SRAMu.
Linię A16 SRAMu musisz podpiąć do któregoś portu procesora. Oczywiście
aby korzystać z bankowania kodu programu musisz posiadać linker
bankujący.
Aha, aby "stracić" jak najmniej pamięci SRAm należy zastosować
procesor z małym EPROMem lub dynamicznie zmniejszać jego wielkość
(Dallas).
Pozdrowienia,
Marcin E. Hamerla
From: "Juliusz" <juliusz_at_nospam_wyscigi.multi-ip.com.pl>
Subject: Re: AT89C52 i pamiec S-RAM(dane/program) - czy konieczny podzial przestrzeni adresowej?
Date: Mon, 07 Dec 1998 15:50:46 GMT
Owszem, mylisz się.
Jeżeli chcesz stosować SRAM do przechowywania programu, to musisz WR\
i PSEN przepuścić przez NOR i taki sygnał wprowadzić na WR\ pamięci.
Tylko wtedy będziesz mógł przechowywać program i dane w tej samej
pamięci. Wtedy będziesz mógł uploadować program do pamięci SRAM. EA\
musi być podpięty do +5V. Program będzie się wykonywał z pamięci EPROM
wewnętrznej, a po wygenerowaniu adresu większego niż rozmiar pam. wew.
adres zostanie automatycznie wystawiony na zewnątrz. W wewnętrznej
EPROMce musi tylko tkwić program do uploadowania SRAMu.
Linię A16 SRAMu musisz podpiąć do któregoś portu procesora. Oczywiście
aby korzystać z bankowania kodu programu musisz posiadać linker
bankujący.
Aha, aby "stracić" jak najmniej pamięci SRAm należy zastosować
procesor z małym EPROMem lub dynamicznie zmniejszać jego wielkość
(Dallas).
O popatrz - tego nie wiedzialem :)) Zreszta nigdy nie mialem takiego
problemu to i sie tym nie zajalem nigdy, a wydawalo mi sie, ze jednak procek
nie wystawia adresow na zewnatrz jesli ma EA to plusa :( Mam taki stary
assembler tylko i w nim pisze, a o bankujacym linkerze cos slyszalem dla
51-ki ale nie mialem okazji sie zabawic, bo go nigdy nie mialem.
Juliusz
From: jfox_at_nospam_friko6.onet.pl (J.F.)
Subject: Re: AT89C52 i pamiec S-RAM(dane/program) - czy konieczny podzial przestrzeni adresowej?
Date: 7 Dec 1998 09:19:53 GMT
On Mon, 7 Dec 1998 01:09:56 +0100, Marcin Gorczyński <gormar_at_nospam_priv3.onet.pl> wrote:
Moj problem zwiazany jest z brakiem pewnosci, czy po podlaczeniu 128kBajt
S-RAM'u, podzielonego na dwie strony po 64kB, bedzie mozliwy zapis danych do
pierwszych 8kB pamieci(tyle dokladnie wewnetrznego PEROM'u posiada AT89C52).
Bedzie mozliwy - obszar pamieci danych i programu jest rozdzielony.
Pamiec S-RAM bedzie takze wykorzystywana do przechowywania wykonywalnego
kodu programu (oczywiscie zapisanego powyzej 8kBajtowego bloku).
Mam nadzieje ze poradzisz sobie z dekoderem.
Wiem, ze taki problem mozna rozwiazac stosujac demultiplekser adresowy, ale
to rozwiazanie nie wchodzi w rachube, gdyz spowodowalo by zmniejszenie
rozmiaru strony i koniecznosc zwiekszenia ilosci linii adresowych sluzacych
wybraniu odpowiedniego bloku pamieci, czego nie moge uczynic z braku wolnych
wyprowadzen.
A masz wolne wyprowadzenie do przelaczania strony ?
Bo niestety dwie strony po 64KB pochlaniaja cala dostepna przestrzen adresowa.
Nic juz nie podlaczysz pod magistrale. Musisz sie zadowolic tymi kilkoma
pozostalymi bitami portow...
J.