Jak efektywnie programować w VHDL i AHDL dla MAX'ów Altery z Cypress Starter Kit?
Re: Programowanie MAX'ow Altery
From: JA <andr_at_nospam_mail.desy.de>
Subject: Re: Programowanie MAX'ow Altery
Date: Wed, 05 May 1999 14:42:34 +0200
Juliusz wrote:
A ja mam starter KIT Cypress'a i wszystko jest za prawie darmo, tyle co
starter czyli okolo 150USD. Kompilator VHDL, symulator i programator i kupe
literatury. Jeszcze nie widzialem tak dobrze napisanego podrecznika. Mozna
sie nauczyc nie majac pojecia na poczatku. Przyklady po kolei od
podstawowych flip-flopow to maszyn stanow Moor'a i arytmetyki.
Ja nie jestem zwolennikiem tego softu ALTERy gdzie sie rysuje zamiast
programowac. Jest crack do tego gdzies ale serdecznie odradzam. Uczcie sie
VHDL !
MaxPlus Altery oferuje zarowno rysowanie schematow,
jak i kompliator jezyka stworzonego przez Altere AHDL,
kompilator VHDL i Verilog [te dwa ostatnie niedostepne
w wersji darmowej].
Jest jeszcze mozliwosc syntezy ukladu na podstawie
narysowanych przebiegow czasowych, ale przydatnosc tego
narzedzia jest dla mnie zagadka.
Nie widze powodu, dla ktorego 'piszacy' mieliby patrzec
z gory na 'rysujacych', jedno i drugie jest tak naprawde
programowaniem, tyle ze 'skladnia' jezyka jest inna;
VHDL [i Verilog] maja jedna niewatpliwa zaleta, mozna
file VHDL skompilowac w wiekszosci narzedzi, ale ...
mozna tez napisac kod, ktory w ogole jest nie 'syntetyzowalny',
mozna napisac projekt, ktorego symulacja przed i po syntezie
daje inne wyniki;
ten jezyk jest oderwany od hardware, co jest jego 'filozoficzna'
zaleta, ale praktyczna wada;
piszac w VHDL nigdy do konca nie wiadomo, co tak naprawde zrobi
kompilator, kontrolowanie kompilacji, zwlaszcza czasowo
krytycznych sciezek jest znacznie prostsze [i efektywniejsze]
przy rysowaniu schematu;
podejscie Altery - stworzenie prostego jezyka AHDL, ktory jest
zorientowany ma konkretna architekture [FPGA Altery oczywiscie]
wydaje mi sie krokiem we wlasciwym kierunku; rownie proste jest
napisanie projektu na poziomie abstrakcji VHDL jak i 'zejscie'
na poziom bramki i F-F;
samego AHDL, jak sie pisalo w czymkolwiek, w ABEL czy nawet
poczciwym PALASM mozna sie nauczyc w 2 tygodnie;
ja bardzo polecam MaxPlus wszystkim zaczynajacym zabawe
z FPGA;
do nauki VHDL jest tez bardzo dobre narzedzie
[rowniez w wersji darmowej] firmy ALDEC z interaktywnym
tutorial;
Juliusz
JA