Opoznienia w PLD
Masz problem? Zapytaj na forum elektroda.pl z bramką pl.misc.elektronika!
From: "Falkorp" <falkorp5_at_nospam_friko5.onet.pl>
Subject: Opoznienia w PLD
Date: Tue, 6 Jul 1999 12:22:23 +0200
Witam
Mam ukladzik IspLsi 1032E i potrzebuje zrobic linie opuzniajaca z kilkoma
odczepami. Mozna sobie polaczyc szeregowo kilka inverterkow i sprawa
zalatwiona, tylko ze ten gamon mi to optymalizuje i nie wiem jak ta
optymalizacje wylaczyc.
Ma ktos pomysl jak to zrobic ?
Uzywam ISPSynario. Moze tez byc w VHDL lub ABLU
Witek
--
Pelny dostep do Internetu juz od 8,34 PLN na miesiac - http://rubikon.pl
From: "Juliusz" <juliusz_at_nospam_multi-ip.com.pl>
Subject: Re: Opoznienia w PLD
Date: Tue, 06 Jul 1999 11:35:24 GMT
Falkorp napisał(a) w wiadomości: <7lsm3a$i1c$1_at_nospam_gemini.webcorp.com.pl>...
Witam
Mam ukladzik IspLsi 1032E i potrzebuje zrobic linie opuzniajaca z kilkoma
odczepami. Mozna sobie polaczyc szeregowo kilka inverterkow i sprawa
zalatwiona, tylko ze ten gamon mi to optymalizuje i nie wiem jak ta
optymalizacje wylaczyc.
Ma ktos pomysl jak to zrobic ?
Uzywam ISPSynario. Moze tez byc w VHDL lub ABLU
U mnie w programie Cypressa jest mozliwosc trzystopniowa. Mozesz ustawic
small, normal i exhaustive i na dodatek mozesz optymalizowac na 2 sposoby
czyli space albo speed. I faktycznie w raporcie mam wszystko czarno na
bialym ile wynosi propagacja poszczegolnych rzeczy. I faktycznie przy
wylaczonym wszystkim te czasy rosna prawie 2 x.
Juliusz
From: "Pawel Michocki" <pawelm_remove_it_at_nospam_sim.com.pl>
Subject: Re: Opoznienia w PLD
Date: Tue, 06 Jul 1999 12:05:58 GMT
Juliusz napisał(a) w wiadomości: <0Slg3.2673$1g.73774_at_nospam_news.tpnet.pl>...
Falkorp napisał(a) w wiadomości: <7lsm3a$i1c$1_at_nospam_gemini.webcorp.com.pl>...
Witam
Mam ukladzik IspLsi 1032E i potrzebuje zrobic linie opuzniajaca z kilkoma
odczepami. Mozna sobie polaczyc szeregowo kilka inverterkow i sprawa
zalatwiona, tylko ze ten gamon mi to optymalizuje i nie wiem jak ta
optymalizacje wylaczyc.
Ma ktos pomysl jak to zrobic ?
Uzywam ISPSynario. Moze tez byc w VHDL lub ABLU
U mnie w programie Cypressa jest mozliwosc trzystopniowa. Mozesz ustawic
small, normal i exhaustive i na dodatek mozesz optymalizowac na 2 sposoby
czyli space albo speed. I faktycznie w raporcie mam wszystko czarno na
bialym ile wynosi propagacja poszczegolnych rzeczy. I faktycznie przy
wylaczonym wszystkim te czasy rosna prawie 2 x.
Juliusz
A nie lepiej zrobić to "normalnie", tzn. wpuścić do pld szybkiego clock'a,
a opóźniać sygnał rejestrem ?
I "odczepy" wychodzą od razu (i w rónych odstępach czasowych) - chyba, że
chodzi ci o opóźnienia rzędu pojedyńczych ns :(
Pawel
From: "Falkorp" <falkorp5_at_nospam_friko5.onet.pl>
Subject: Re: Opoznienia w PLD
Date: Tue, 6 Jul 1999 15:12:52 +0200
Pawel Michocki napisał(a) w wiadomości: ...
Juliusz napisał(a) w wiadomości: <0Slg3.2673$1g.73774_at_nospam_news.tpnet.pl>...
Falkorp napisał(a) w wiadomości: <7lsm3a$i1c$1_at_nospam_gemini.webcorp.com.pl>...
Witam
Mam ukladzik IspLsi 1032E i potrzebuje zrobic linie opuzniajaca z kilkoma
odczepami. Mozna sobie polaczyc szeregowo kilka inverterkow i sprawa
zalatwiona, tylko ze ten gamon mi to optymalizuje i nie wiem jak ta
optymalizacje wylaczyc.
Ma ktos pomysl jak to zrobic ?
Uzywam ISPSynario. Moze tez byc w VHDL lub ABLU
U mnie w programie Cypressa jest mozliwosc trzystopniowa. Mozesz ustawic
small, normal i exhaustive i na dodatek mozesz optymalizowac na 2 sposoby
czyli space albo speed. I faktycznie w raporcie mam wszystko czarno na
bialym ile wynosi propagacja poszczegolnych rzeczy. I faktycznie przy
wylaczonym wszystkim te czasy rosna prawie 2 x.
Juliusz
U mnie tez mozna wlaczyc optymalizacje predkosci lub rozmiaru, problem
polega na tym ze calu projekt musi byc zoptymalizowany pod wzgledem
predkosci, wiem ze jest mozliwosc okreslenia ktore elementy maja byc nie
optymalizowane ale nie wiem jak to zrobic.
A nie lepiej zrobić to "normalnie", tzn. wpuścić do pld szybkiego clock'a,
a opóźniać sygnał rejestrem ?
I "odczepy" wychodzą od razu (i w rónych odstępach czasowych) - chyba, że
chodzi ci o opóźnienia rzędu pojedyńczych ns :(
Pawel
Zgadza sie Pawle opoznienia na odczepach potrzebuje zedu 5ns co daje clocka
200MHz.
A moze macie inny pomysl jak zmierzyc odstep miedzy dwoma zboczami z
dokladnoscia ok 5ns
Witek
--
Pelny dostep do Internetu juz od 8,34 PLN na miesiac - http://rubikon.pl
From: "Maciej" <iksmada_at_nospam_friko4.onet.pl>
Subject: Re: Opoznienia w PLD
Date: Tue, 6 Jul 1999 21:04:14 +0200
A moze macie inny pomysl jak zmierzyc odstep miedzy dwoma zboczami z
dokladnoscia ok 5ns
Witek
Te 5ns to gwarantowany czas propagacji. Dla różnych scalaków może się
wachać nawet do -50%. Ponadto tp zależy od temperatury. 50% to niezbyt
dokładny pomiar. Rozejżałbym się za jakimiś szybkimi przerzutnikami na
pierwszy stopień podizłu częstotliwości wzorcowej i zbudowałbym standardowy
miernik czasu trwania stanu.
--
Pelny dostep do Internetu juz od 8,34 PLN na miesiac - http://rubikon.pl
From: "Juliusz" <juliusz_at_nospam_multi-ip.com.pl>
Subject: Re: Opoznienia w PLD
Date: Tue, 06 Jul 1999 19:23:06 GMT
U mnie tez mozna wlaczyc optymalizacje predkosci lub rozmiaru, problem
polega na tym ze calu projekt musi byc zoptymalizowany pod wzgledem
predkosci, wiem ze jest mozliwosc okreslenia ktore elementy maja byc nie
optymalizowane ale nie wiem jak to zrobic.
A ja sie nie spotkalem z takim czyms zeby optymalizowac kawalki kodu, a
reszty nie :( Moge sie mylic ale nie wiem o czyms takim.
A moze macie inny pomysl jak zmierzyc odstep miedzy dwoma zboczami z
dokladnoscia ok 5ns
To mnie z lekka przeraza :) Pomiar co 5ns zgoda ale miedzy jakimi zboczami ?
Czy tego samego impulsu czy powiedzmy narastajacymi sasiednich impulsow ? I
ile tego czasu jest do mierzenia ? Nie mow, ze minuta :-)
Pewnie sa FPGA co potrafia - na 200MHz pracowac. Generatory tez sa do
kupienia ale ja bym sie bal :-)
Juliusz
From: "Witek" <robertwi_at_nospam_polbox.com>
Subject: Re: Opoznienia w PLD
Date: Tue, 6 Jul 1999 22:05:06 +0200
Juliusz napisał(a) w wiadomości: ...
U mnie tez mozna wlaczyc optymalizacje predkosci lub rozmiaru, problem
polega na tym ze calu projekt musi byc zoptymalizowany pod wzgledem
predkosci, wiem ze jest mozliwosc okreslenia ktore elementy maja byc nie
optymalizowane ale nie wiem jak to zrobic.
A ja sie nie spotkalem z takim czyms zeby optymalizowac kawalki kodu, a
reszty nie :( Moge sie mylic ale nie wiem o czyms takim.
A moze macie inny pomysl jak zmierzyc odstep miedzy dwoma zboczami z
dokladnoscia ok 5ns
To mnie z lekka przeraza :) Pomiar co 5ns zgoda ale miedzy jakimi zboczami
?
Czy tego samego impulsu czy powiedzmy narastajacymi sasiednich impulsow ? I
ile tego czasu jest do mierzenia ? Nie mow, ze minuta :-)
Pewnie sa FPGA co potrafia - na 200MHz pracowac. Generatory tez sa do
kupienia ale ja bym sie bal :-)
Juliusz
W IspSynario mozna sobie wybrac grope bramek ktore maja byc bez
optymalizacji (tylko jak, bo jak probuje to du....a). Co do pomiaru to nie
musi byc super dokladny a czasu do mierzenia jest 50ns. I jeszcze jedno
mierzymy czas pomiedzy sasiednimi impulsami.
Witek
--
Pelny dostep do Internetu juz od 8,34 PLN na miesiac - http://rubikon.pl
From: jfox_at_nospam_friko6.onet.pl (J.F.)
Subject: Re: Opoznienia w PLD
Date: 7 Jul 1999 10:35:12 GMT
On Tue, 6 Jul 1999 22:05:06 +0200, Witek <robertwi_at_nospam_polbox.com> wrote:
W IspSynario mozna sobie wybrac grope bramek ktore maja byc bez
optymalizacji (tylko jak, bo jak probuje to du....a).
CUPL niby tez to mial, ale w praktyce sprawa nie jest taka prosta.
Bo np wyrazenie jest latchem i uproscic nie mozna, ale juz sygnaly
wejsciowe do niego nalezy optymalizowac..
J.
From: JA <andr_at_nospam_chall.ifj.edu.pl>
Subject: Re: Opoznienia w PLD
Date: Wed, 07 Jul 1999 18:13:19 +0200
Witek wrote:
W IspSynario mozna sobie wybrac grope bramek ktore maja byc bez
optymalizacji (tylko jak, bo jak probuje to du....a). Co do pomiaru to nie
musi byc super dokladny a czasu do mierzenia jest 50ns. I jeszcze jedno
mierzymy czas pomiedzy sasiednimi impulsami.
Witek
mialem kiedys podobny [bardzo 'z grubsza' podobny]
problem, ale ja musialem miec dokladnie i uzylem
zewnetrznej linii opozniajacej, ma to te wade, ze
linia jest wielka jak cholera;
moze odpowiadaloby Ci taki pomysl:
zbocze impulsu, niech sie nazywa START, zapala przerzutnik,
ktorego wyjscie jest ENABLE dla lancucha przerzutnikow,
wyjscie przerzutnika Qi w lancuchu jest polaczone z CLOCK
przerzutnika Qi+1,
kolejne zbocze START gasi pierwszy przerzutnik,
ten ktory produkuje sygnal ENABLE,
ilosc zapalonych przerzutnikow jest miara czasu
miedzy zboczami START;
ten pomiar oczywiscie zalezy od temperatury
i konkretnej kosci ...
JA
From: kknow <kknow_at_nospam_platon.man.lublin.pl>
Subject: Re: Opoznienia w PLD
Date: Tue, 06 Jul 1999 23:22:41 +0100
Falkorp wrote: Niestety PLD to nie HCT czy LS. Nie da sie ot tak sobie
wygenerowac opoznienia przez wstwienie bramki. Fizyczna implemetacja
bramki
nie istnieje w strukturach PLD. Mozna to tylko rozwazac jako funkcje
logiczna
zrealizowana w taki czy inny sposob w zaleznosci od arcitektury ukladu.
Proponowal bym albo zastosowanie zewnetrznych RC albo wczytac sie
dokladnie
w architekture ukladu. Producent podaje czasy opoznien np. pomiedzy
elementami logicznym i poszczegolnymi elementami architektury. Jezeli
oprogramowanie umozliwia fizyczne przypisanie elementu logicznego do
miejsca realizacji jego
w ukladzie to mozna sie zabawic. Ale i tak w zaleznosci od kompilatora
ta warosc bedzie var..Moga w tej architekturze istniec dedykowane
elementy opozniajace tak jak "lcell" w Alterze ale one tez nie
gwarantowalyby stalosci opoznienia.
Powodzenia Krzysiek Nowacki.
Witam
Mam ukladzik IspLsi 1032E i potrzebuje zrobic linie opuzniajaca z
kilkoma
odczepami. Mozna sobie polaczyc szeregowo kilka inverterkow i sprawa
zalatwiona, tylko ze ten gamon mi to optymalizuje i nie wiem jak ta
optymalizacje wylaczyc.
Ma ktos pomysl jak to zrobic ?
Uzywam ISPSynario. Moze tez byc w VHDL lub ABLU
Witek
--
> Pelny dostep do Internetu juz od 8,34 PLN na miesiac -
> http://rubikon.pl