Samplowanie sygnalow cyfrowych
Masz problem? Zapytaj na forum elektroda.pl
From: Jack Houseman <KILLSPAMjado_at_nospam_chello.pl>
Subject: Samplowanie sygnalow cyfrowych
Date: Wed, 08 Jun 2005 14:34:53 +0200
Witam,
Pytanko teoretyczne - jaka powinna byc liczba probek sygnalu cyfrowego, aby
mozna bylo go nalezycie okreslic (chodzi o analizator stanow logicznych).
Wiadomo, ze im wiecej tym lepiej, ale skonczona ilosc pamieci sprawia, ze
trzeba sie ograniczyc do jakiegos rozsadnego minimum.
Jak to okreslic?
--
Pozdrawiam
Jado
---> Zegarus - Otwarty Projekt Automatyki Domowej -
http://zegaruz.republika.pl
From: Maksymilian Dutka <maxdutka_at_nospam_usunpoczta.onet.pl>
Subject: Re: Samplowanie sygnalow cyfrowych
Date: Wed, 08 Jun 2005 15:38:08 +0200
Jack Houseman napisaĹ(a):
Witam,
Pytanko teoretyczne - jaka powinna byc liczba probek sygnalu cyfrowego, aby
mozna bylo go nalezycie okreslic (chodzi o analizator stanow logicznych).
Wiadomo, ze im wiecej tym lepiej, ale skonczona ilosc pamieci sprawia, ze
trzeba sie ograniczyc do jakiegos rozsadnego minimum.
Jak to okreslic?
Trzeba znaleĹşÄ sygnaĹ zegarowy i nim "taktowaÄ prĂłbkowanie", w przypadku
sygnaĹĂłw asynchronicznych trzeba znaÄ jego maksymalnÄ
czÄstotliwoĹÄ i
prĂłbkowaÄ z wyĹźszÄ
czÄstotliwoĹciÄ
niĹź on sam ma, chyba Ĺźe potrzebujesz
znaÄ dokĹadniej parametry przebiegu to wtedy czÄstotliwoĹÄ prĂłbkowania
musi byÄ wiÄksza, a o ile wiÄksza to juĹź zaleĹźy od tego jakÄ
chcesz
dokĹadnoĹÄ.
Pozdrawiam
Maksymilian Dutka
From: J.F. <jfox_xnospamx_at_nospam_poczta.onet.pl>
Subject: Re: Samplowanie sygnalow cyfrowych
Date: Wed, 08 Jun 2005 15:57:59 +0200
On Wed, 08 Jun 2005 14:34:53 +0200, Jack Houseman wrote:
Pytanko teoretyczne - jaka powinna byc liczba probek sygnalu cyfrowego, aby
mozna bylo go nalezycie okreslic (chodzi o analizator stanow logicznych).
Wiadomo, ze im wiecej tym lepiej, ale skonczona ilosc pamieci sprawia, ze
trzeba sie ograniczyc do jakiegos rozsadnego minimum.
Jak to okreslic?
Cyfrowych ? Co znaczy "nalezycie" ?
Jednym wystarczy kilkadziesiat probek, inni beda chcieli sprawdzic
co procesor robil przez 2000 instrukcji, jeszcze inni beda szukali
glitcha ktory trwa 10ns i zdarza sie co 10ms ..
J.
From: matador <matador_at_nospam_lie-clan.neostrada.pl>
Subject: Re: Samplowanie sygnalow cyfrowych
Date: Wed, 08 Jun 2005 16:02:36 +0200
Jack Houseman napisal(a):
Witam,
Pytanko teoretyczne - jaka powinna byc liczba probek sygnalu cyfrowego,
aby mozna bylo go nalezycie okreslic (chodzi o analizator stanow
logicznych). Wiadomo, ze im wiecej tym lepiej, ale skonczona ilosc pamieci
sprawia, ze trzeba sie ograniczyc do jakiegos rozsadnego minimum.
Jak to okreslic?
Kłania się twierdzenie (prawo) Shannona.
--
matador.
From: =?ISO-8859-2?Q?=22=A3ukasz_D=B3ugosz_=28Ukaniu=29=22?=
Subject: Re: Samplowanie sygnalow cyfrowych
Date: Wed, 08 Jun 2005 17:15:09 +0200
matador napisał(a):
Pytanko teoretyczne - jaka powinna byc liczba probek sygnalu cyfrowego,
aby mozna bylo go nalezycie okreslic (chodzi o analizator stanow
Kłania się twierdzenie (prawo) Shannona.
eeee, ciekawe którą harmoniczną trzeba by brac pod uwagę ;-)
Tutaj raczej rozdzielczość, jakie zastosowanie, nie ma jednoznacznej
odpowiedzi.
Pozdrawiam Łukasz
From: matador <matador_at_nospam_lie-clan.neostrada.pl>
Subject: Re: Samplowanie sygnalow cyfrowych
Date: Wed, 08 Jun 2005 18:37:33 +0200
"Łukasz Długosz (Ukaniu)" napisal(a):
matador napisał(a):
Pytanko teoretyczne - jaka powinna byc liczba probek sygnalu cyfrowego,
aby mozna bylo go nalezycie okreslic (chodzi o analizator stanow
Kłania się twierdzenie (prawo) Shannona.
eeee, ciekawe którą harmoniczną trzeba by brac pod uwagę ;-)
Tutaj raczej rozdzielczość, jakie zastosowanie, nie ma jednoznacznej
odpowiedzi.
Pozdrawiam Łukasz
No - fakt! Zwracam honor :-)
--
matador.
From: "A.Grodecki" <ag.usun_to_at_nospam_modeltronik.com>
Subject: Re: Samplowanie sygnalow cyfrowych
Date: Wed, 08 Jun 2005 20:18:47 +0200
Użytkownik matador napisał:
Kłania się twierdzenie (prawo) Shannona.
Kłania się używanie rozumu ;)
--
Pozdrawiam,
A. Grodecki
From: "Piotr Wyderski" <wyderskiREMOVE_at_nospam_ii.uni.wroc.pl>
Subject: Re: Samplowanie sygnalow cyfrowych
Date: Wed, 8 Jun 2005 23:23:35 +0200
matador wrote:
Kłania się twierdzenie (prawo) Shannona.
No właśnie niezupełnie, bo teoretycznie sygnał cyfrowy ma
nieskonczone pasmo (bo to jest fala prostokątna), więc do
idealnego odwzorowania częstotliwość próbkowania też
powinna być nieskończona. A w praktyce należy próbkować
z taką częstotliwością, by uzyskać zadowalające odwzorowanie
ostrości zboczy. Co to znaczy zadowalające -- to już
inicjator wątku musi sam ustalić.
Pozdrawiam
Piotr Wyderski
PS. Najprawdopodobniej będą badane sygnały synchroniczne,
więc zamiast samplować wystarczy wrzucać wartości z szyny
do FIFO na interesującym nas zboczu zegarowym.
From: Jack Houseman <KILLSPAMjado_at_nospam_chello.pl>
Subject: Re: Samplowanie sygnalow cyfrowych
Date: Wed, 08 Jun 2005 23:52:02 +0200
Piotr Wyderski wrote:
PS. Najprawdopodobniej będą badane sygnały synchroniczne,
więc zamiast samplować wystarczy wrzucać wartości z szyny
do FIFO na interesującym nas zboczu zegarowym.
No niezupelnie - najbardziej interesowaloby mnie podgladanie transmisji
szeregowych - np. 1wire, SPI, I2C, RS232, jak rowniez badanie przebiegow
otrzymywanych z pilotow IR..itd, itp... Zeby moc zobaczyc jak uklady ze
soba "gadaja".
Mam kilka kostek pamieci cache ze starych plyt PC (w razie czego ze
zdobyciem nastepnych nie powinno byc klopotu - wyciagnie sie ze starych
plyt) i tak sie zastanawiam jaka powinna byc rozsadna wielkosc pamieci na
kanal. Czy wystarczy te 32kB, czy moze lepiej 256kB, a moze i wiecej?
Na razie to tylko luzne myslenie na temat i nie wiem czy uklad w ogole
powstanie, ale "przydal by sie", bo czlowiek tak na slepo robi czesto -
probnikiem TTL, to ja sobie moge tylko zobaczyc czy mam stan 0 lub 1 i czy
ew. sa tam impulsy. I tak sie dziwie, ze tyle urzadzen udalo mi sie w ten
sposob uruchomic :-)
--
Pozdrawiam
Jado
---> Zegarus - Otwarty Projekt Automatyki Domowej -
http://zegaruz.republika.pl
From: "Piotr Wyderski" <wyderskiREMOVE_at_nospam_ii.uni.wroc.pl>
Subject: Re: Samplowanie sygnalow cyfrowych
Date: Thu, 9 Jun 2005 00:22:27 +0200
Jack Houseman wrote:
No niezupelnie - najbardziej interesowaloby mnie podgladanie transmisji
szeregowych - np. 1wire, SPI, I2C, RS232, jak rowniez badanie przebiegow
otrzymywanych z pilotow IR..itd, itp... Zeby moc zobaczyc jak uklady ze
soba "gadaja".
Tylko te szyny są powolne -- kup sobie tani przetwornik 40Msps
na Allegro i będziesz miał co najmniej 10-krotny nadmiar próbek.
Czy wystarczy te 32kB, czy moze lepiej 256kB, a moze i wiecej?
Zależy, co chcesz z tym robić. Ja mam FIFO Texasa 65536x18bit
i całkowicie mi to wystarczy -- też się szykuję do zbudowania
podobnego przyrządu, tylko będzie tak: przetwornik 8 bitów 40Msps
zajmie 8 bitów FIFO, a pozostałe 10 będzie przeznaczone na
typowo cyfrowe kanały logiczne. Do tego trochę logiki sterującej:
próbkowanie bezpośrednio dokładnym generatorem kwarcowym
40MHz (mały jitter, ważne w trybie analizatora widma), próbkowanie
zegarem otrzymanym z DDSu (w trybie oscyloskopowym będzie
można bardzo dokładnie ustawiać liczbę próbek na sekundę,
DDS będzie też słuzył jako modulowany generator sygnałowy),
próbkowanie wyzwalane zegarem zewnętrznym (+wybór zbocza
aktywnego -- to do trybu analizatora logicznego), generowanie
zegara dla urządzenia zewnętrznego (+wybór polaryzacji) oraz
jeszcze kilka prostych funkcji: częstościomierz, okresomierz itd.
Co ciekawe, układ będzie składał się z zaledwie 4 dużych układów
scalonych: ADC, FIFO, ARMa i DDSu; reszta to prosta logika
typu multiplekser HC157 albo przerzutnik LVC74. BTW, czy ktoś
wie, gdzie mozna kupić 157 w wersji LV(C|T|X)?
I tak sie dziwie, ze tyle urzadzen udalo mi sie w ten
sposob uruchomic :-)
Mnie również, ale powoli zaczyna mi brakować sprzętu
pomiarowego. Na szczęście FIFO działa do 166MHz, co
daje mi duuuży zapas. Od dłuższego czasu mam już
prawie wszystkie elementy (tylko ARM powinien przyjść
jutro) i postanowiłem sobie coś z nich zmontować. :-)
Pozdrawiam
Piotr Wyderski
From: Jack Houseman <KILLSPAMjado_at_nospam_chello.pl>
Subject: Re: Samplowanie sygnalow cyfrowych
Date: Thu, 09 Jun 2005 09:40:33 +0200
Piotr Wyderski wrote:
Zależy, co chcesz z tym robić. Ja mam FIFO Texasa 65536x18bit
i całkowicie mi to wystarczy -- też się szykuję do zbudowania
podobnego przyrządu, tylko będzie tak: przetwornik 8 bitów 40Msps
zajmie 8 bitów FIFO, a pozostałe 10 będzie przeznaczone na
typowo cyfrowe kanały logiczne. Do tego trochę logiki sterującej:
próbkowanie bezpośrednio dokładnym generatorem kwarcowym
40MHz (mały jitter, ważne w trybie analizatora widma), próbkowanie
zegarem otrzymanym z DDSu (w trybie oscyloskopowym będzie
można bardzo dokładnie ustawiać liczbę próbek na sekundę,
DDS będzie też słuzył jako modulowany generator sygnałowy),
próbkowanie wyzwalane zegarem zewnętrznym (+wybór zbocza
aktywnego -- to do trybu analizatora logicznego), generowanie
zegara dla urządzenia zewnętrznego (+wybór polaryzacji) oraz
jeszcze kilka prostych funkcji: częstościomierz, okresomierz itd.
Co ciekawe, układ będzie składał się z zaledwie 4 dużych układów
scalonych: ADC, FIFO, ARMa i DDSu; reszta to prosta logika
typu multiplekser HC157 albo przerzutnik LVC74. BTW, czy ktoś
wie, gdzie mozna kupić 157 w wersji LV(C|T|X)?
No to widze, ze Twoj projekt bardziej zaawansowany :-) Ja ew. planuje tylko
niezbedne minimum czyli same sygnaly cyfrowe - no chyba, zeby pozniej cos
zachcialo sie rozbudowywac. Z tym, ze u mnie beda po prostu uklady
licznikowe i rejestry przesuwne do przemiatania i zapamietywania - a procek
to juz do zbierania danych i przesylania do PC-ta (no chyba, zebym pokusil
sie o lokalny wyswietlacz LCD).
A ten DDS to co to za scalak?
--
Pozdrawiam
Jado
---> Zegarus - Otwarty Projekt Automatyki Domowej -
http://zegaruz.republika.pl
From: "Piotr Pitucha" <piotrpitucha_at_nospam_poczta.onet.pl>
Subject: Re: Samplowanie sygnalow cyfrowych
Date: Thu, 9 Jun 2005 11:30:54 +0200
Użytkownik "Jack Houseman" <KILLSPAMjado_at_nospam_chello.pl> napisał w wiadomości
news:97667$42a7f271
Zależy, co chcesz z tym robić. Ja mam FIFO Texasa 65536x18bit
i całkowicie mi to wystarczy -- też się szykuję do zbudowania
podobnego przyrządu, tylko będzie tak: przetwornik 8 bitów 40Msps
zajmie 8 bitów FIFO, a pozostałe 10 będzie przeznaczone na
Mam trochę tego FIFO gdyby się ktoś chciał tym poczęstować to chętnie
wymieniłbym na inne przydatne układy, pochodzą z wylutów, ale inteligentnie
wylutowane :)
Pozdrawiam Piotr
From: "Piotr Wyderski" <wyderskiREMOVE_at_nospam_ii.uni.wroc.pl>
Subject: Re: Samplowanie sygnalow cyfrowych
Date: Thu, 9 Jun 2005 12:06:10 +0200
Jack Houseman wrote:
No to widze, ze Twoj projekt bardziej zaawansowany :-)
A bo ja wiem? Zacząłem od podobnych założeń jak Ty,
a mając do dyspozycji określone układy zastanowiłem
się, co mozna z tego wycisnąć. No i okazało się, że po
dołozeniu paru multiplekserów jest to znacznie więcej
niż mi się początkowo wydawało. Przypuszczam, że
złożoność naszych projektów jest porównywalna, ale
Ty po prostu jeszcze go do końca nie przemyślałeś. ;-)
Ja ew. planuje tylko niezbedne minimum czyli same sygnaly cyfrowe
Skoro masz przetwornik ADC (bo pytałeś się o próbkowanie),
to dlaczego chcesz zmarnować jego możliwości?
Z tym, ze u mnie beda po prostu uklady licznikowe i rejestry
przesuwne do przemiatania i zapamietywania
Moim zdaniem szkoda się bawić w taką rzeźbę, bo istnieje
gotowe FIFO doskonale się do tego celu nadające, a inny
grupowicz może się nimi podzilić. :-)
- a procek to juz do zbierania danych i przesylania do PC-ta
To tak jak u mnie, do tego dochodzi sterowanie LCD, ale
to akurat jest proste.
A ten DDS to co to za scalak?
AD9852.
Pozdrawiam
Pior Wyderski
From: Jack Houseman <KILLSPAMjado_at_nospam_chello.pl>
Subject: Re: Samplowanie sygnalow cyfrowych
Date: Thu, 09 Jun 2005 20:19:20 +0200
Piotr Wyderski wrote:
Przypuszczam, że
złożoność naszych projektów jest porównywalna, ale
Ty po prostu jeszcze go do końca nie przemyślałeś. ;-)
No - to dopiero mysl wokol tematu krazy :-) Nawet nie wiem czy sie podejme.
Najgorsze jest to, ze jestem na bakier z jezykami wysokiego poziomu i chyba
latwiej byloby mi zrobic uklad z lokalnym LCD niz z PC'tem (co jest lepsze
o tyle, ze czlowiek sie uwalnia od systemu operacyjnego - teraz np. mam
linuksa, a co bedzie pozniej - moze jakis inny rewelacyjny system wejdzie?)
No chyba, ze da sie to napisac w Perlu :-)
Ja ew. planuje tylko niezbedne minimum czyli same sygnaly cyfrowe
Skoro masz przetwornik ADC (bo pytałeś się o próbkowanie),
to dlaczego chcesz zmarnować jego możliwości?
Nie mam przetwornika (to znaczy mam tam jakies, ale one chodza do 100kHz
tylko). Probkowanie to mialo byc zapisywanie stanu danego wejscia
logicznego do kolejnych komorek pamieci. Zalozylem, ze uklady cyfrowe radza
sobie z poziomami logicznymi na tyle, ze nie musze ich kontrolowac i
wystarczy, ze bede sprawdzal czy w danym okresie czasu mam 0 czy 1
logiczna.
Moim zdaniem szkoda się bawić w taką rzeźbę, bo istnieje
gotowe FIFO doskonale się do tego celu nadające, a inny
grupowicz może się nimi podzilić. :-)
A to mozna zawsze rozwazyc. Ale zrobienia kilku plytek z wieksza iloscia
scalakow to ja sie nie boje - z TTL'li sie jeszcze wywodze :-)
A ten DDS to co to za scalak?
AD9852.
Aha - obejrzymy :-)
--
Pozdrawiam
Jado
---> Zegarus - Otwarty Projekt Automatyki Domowej -
http://zegaruz.republika.pl
From: "PAndy" <pandrw_at_nospam_poczta.onet.pl>
Subject: Re: Samplowanie sygnalow cyfrowych
Date: Thu, 9 Jun 2005 14:46:03 +0200
"Jack Houseman" <KILLSPAMjado_at_nospam_chello.pl> wrote in message
news:9b3d4$42a6e5ed$540ad6d5$1236_at_nospam_news.chello.pl...
Witam,
Pytanko teoretyczne - jaka powinna byc liczba probek sygnalu cyfrowego,
aby
mozna bylo go nalezycie okreslic (chodzi o analizator stanow logicznych).
Wiadomo, ze im wiecej tym lepiej, ale skonczona ilosc pamieci sprawia, ze
trzeba sie ograniczyc do jakiegos rozsadnego minimum.
Jak to okreslic?
nijak, poprzedz pamiec komparatorem, probkuj synchronicznie z zegarem ukladu
albo asynchronicznie ale tu nie ma regul i najczesciej ustawia sie
maksymalne dopuszczone przez producenta analizatora.