VHDL czy Verilog ?



Masz problem? Zapytaj na forum elektroda.pl

Poprzedni Następny
Wiadomość
Spis treści
From: voices <voices_at_nospam_zrgnyyvpenva.pbz.ROT13>
Subject: VHDL czy Verilog ?
Date: Sat, 02 Jul 2005 23:33:18 +0200


Witajcie,

Wkrótce kończy się sesja, i będę chciał poświęcić trochę czasu na naukę
programowania układów FPGA (na początku prawdopodobnie będzie to xilinx
spartan3). Nie wiem jednak, od jakigo języka opisu sprzętu zacząć. Sporo
czytałem w Sieci, ale nie znalazłem żadnej wartościowej wskazówki. Z
tego co wiem, pod uwagę warto brać VHDL'a i Verilog'a. Inne wydziwasy
typu AHDL są przeznaczone tylko do jednego rodzaju kości, więc na
początku już je odrzucam.

Oczywiście rozumiem, że jest to pytanie, na które nie ma jednoznacznej
odpowiedzi, ale może ktoś z was byłby w stanie coś doradzić, zasugerować
czy przedstawić jakiś fakty, które pomogą mi podjąć dobrą decyzję ?

--
voices_at_nospam_zrgnyyvpenva.pbz.ROT13

Poprzedni Następny
Wiadomość
Spis treści
From: Adam Dybkowski <adybkows123_at_nospam_amwaw.edu.pl>
Subject: Re: VHDL czy Verilog ?
Date: Sat, 02 Jul 2005 23:57:13 +0200


voices wrote:

Wkrótce kończy się sesja, i będę chciał poświęcić trochę czasu na naukę
programowania układów FPGA (na początku prawdopodobnie będzie to xilinx
spartan3). Nie wiem jednak, od jakigo języka opisu sprzętu zacząć. Sporo
czytałem w Sieci, ale nie znalazłem żadnej wartościowej wskazówki. Z
tego co wiem, pod uwagę warto brać VHDL'a i Verilog'a.

IMHO jezyk VHDL jest bardziej popularny i czesciej wykorzystywany (w
kazdym razie wsrod moich znajomych i w firmie, w ktorej pracuje). Znajac
dobrze VHDLa chyba latwiej znajdziesz prace, niz z Verilogiem.

--
Adam Dybkowski
http://www.amwaw.edu.pl/~adybkows/

Uwaga: przed wysłaniem do mnie maila usuń "123" z adresu.

Poprzedni Następny
Wiadomość
Spis treści
From: "Tomek" <urcioWYTNIJ_at_nospam_poczta.onet.pl>
Subject: Re: VHDL czy Verilog ?
Date: Sun, 3 Jul 2005 09:48:57 +0200



Użytkownik "Adam Dybkowski" <adybkows123_at_nospam_amwaw.edu.pl> napisał w wiadomości
news:da72q9$e4v$4_at_nospam_nemesis.news.tpi.pl...
voices wrote:

Wkrótce kończy się sesja, i będę chciał poświęcić trochę czasu na naukę
programowania układów FPGA (na początku prawdopodobnie będzie to xilinx
spartan3). Nie wiem jednak, od jakigo języka opisu sprzętu zacząć. Sporo
czytałem w Sieci, ale nie znalazłem żadnej wartościowej wskazówki. Z tego
co wiem, pod uwagę warto brać VHDL'a i Verilog'a.

IMHO jezyk VHDL jest bardziej popularny i czesciej wykorzystywany (w
kazdym razie wsrod moich znajomych i w firmie, w ktorej pracuje). Znajac
dobrze VHDLa chyba latwiej znajdziesz prace, niz z Verilogiem.

VHDL jest bardziej popularny w Polsce ...jak narazie bo co bedzie sie dzialo
za jakis czas to trudno przewidziec, ale w USA duzo bardziej popularny jest
Verilog.

Tomek



Poprzedni Następny
Wiadomość
Spis treści
From: voices <voices_at_nospam_zrgnyyvpenva.pbz.ROT13>
Subject: Re: VHDL czy Verilog ?
Date: Sun, 03 Jul 2005 13:15:50 +0200


Tomek wrote:
Użytkownik "Adam Dybkowski" <adybkows123_at_nospam_amwaw.edu.pl> napisał w wiadomości
news:da72q9$e4v$4_at_nospam_nemesis.news.tpi.pl...

voices wrote:


Wkrótce kończy się sesja, i będę chciał poświęcić trochę czasu na naukę
programowania układów FPGA (na początku prawdopodobnie będzie to xilinx
spartan3). Nie wiem jednak, od jakigo języka opisu sprzętu zacząć. Sporo
czytałem w Sieci, ale nie znalazłem żadnej wartościowej wskazówki. Z tego
co wiem, pod uwagę warto brać VHDL'a i Verilog'a.

IMHO jezyk VHDL jest bardziej popularny i czesciej wykorzystywany (w
kazdym razie wsrod moich znajomych i w firmie, w ktorej pracuje). Znajac
dobrze VHDLa chyba latwiej znajdziesz prace, niz z Verilogiem.


VHDL jest bardziej popularny w Polsce ...jak narazie bo co bedzie sie dzialo
za jakis czas to trudno przewidziec, ale w USA duzo bardziej popularny jest
Verilog.

Ale pomijając popularność i przyszłość zawodową, czy te języki bardzo
się różnią ? Czy któryś jest np. ewidentnie bardziej elastyczny,
bardziej funkcjonalny, czy to "to samo, tylko troszkę inna składnia",
jak (oczywiście bardzo upraszczając) różnica między Pascal'em a "C" ..

--
voices_at_nospam_zrgnyyvpenva.pbz.ROT13

Poprzedni Następny
Wiadomość
Spis treści
From: "Piotr Wyderski" <wyderskiREMOVE_at_nospam_ii.uni.wroc.pl>
Subject: Re: VHDL czy Verilog ?
Date: Sun, 3 Jul 2005 15:12:49 +0200


voices wrote:

Ale pomijając popularność i przyszłość zawodową, czy te języki bardzo
się różnią ?

A co to ma za znaczenie? To są tylko języki służące do pisania
specyfkacji -- jedne z wielu i do tego niezbyt wyszukane. Po
prostu bierzesz sobie podręcznik, czytasz go trzykrotnie od
deski do deski, próbujesz sam napisać proste specyfikacje
i uczysz się na błędach. Jeśli znasz Adę, to zacznij od VHDL,
a jeśli C, to od Verilogu.

Czy któryś jest np. ewidentnie bardziej elastyczny, bardziej
funkcjonalny, czy to "to samo, tylko troszkę inna składnia",

Oba są wzorowane na strukturalnych językach imperatywnych,
więc wielkich różnic między nimi nie ma, a przynajmniej nie na
poziomie paradygmatu. Ich główna wada to praktycznie zupełny
brak wsparcia dla programowania generycznego, przez co da
się w nich zapisać dowolny konkretny system, ale już nie
całą nieskończona rodzinę systemów parametryzowalnych, jeśli
ta parametryzacja wykracza poza np. podanie szerokosci rejestru.
Nie ma żadnej możliwości opisywania systemów rekurencyjnych
(sieci sortujące, sieci rutujące itd.) ani obliczania w czasie
komplilacji skompikowanych wyrażeń na parametrach stałych
(choćby niedawno potrzebnego komuś gcd). Jeśli używałeś
takich rzeczy w innych językach programowania (a ja zrobiłem
z programowania generycznego swoje główne narzędzie), to
będziesz się czuł "cofnięty w rozwoju" o jakąś dekadę i z płaczem
rzeźbił przez długie godziny systemy, które dałyby się zapisać
w kilkunastu liniach rekurencyjnej definicji.

Pozdrawiam
Piotr Wyderski


Poprzedni Następny
Wiadomość
Spis treści
From: "Tomek" <urcioWYTNIJ_at_nospam_poczta.onet.pl>
Subject: Re: VHDL czy Verilog ?
Date: Sun, 3 Jul 2005 15:19:23 +0200



Użytkownik "voices" <voices_at_nospam_zrgnyyvpenva.pbz.ROT13> napisał w wiadomości
news:da8hd4$aqj$1_at_nospam_portraits.wsisiz.edu.pl...
Tomek wrote:
Użytkownik "Adam Dybkowski" <adybkows123_at_nospam_amwaw.edu.pl> napisał w
wiadomości news:da72q9$e4v$4_at_nospam_nemesis.news.tpi.pl...

voices wrote:


Wkrótce kończy się sesja, i będę chciał poświęcić trochę czasu na naukę
programowania układów FPGA (na początku prawdopodobnie będzie to xilinx
spartan3). Nie wiem jednak, od jakigo języka opisu sprzętu zacząć. Sporo
czytałem w Sieci, ale nie znalazłem żadnej wartościowej wskazówki. Z
tego co wiem, pod uwagę warto brać VHDL'a i Verilog'a.

IMHO jezyk VHDL jest bardziej popularny i czesciej wykorzystywany (w
kazdym razie wsrod moich znajomych i w firmie, w ktorej pracuje). Znajac
dobrze VHDLa chyba latwiej znajdziesz prace, niz z Verilogiem.


VHDL jest bardziej popularny w Polsce ...jak narazie bo co bedzie sie
dzialo za jakis czas to trudno przewidziec, ale w USA duzo bardziej
popularny jest Verilog.

Ale pomijając popularność i przyszłość zawodową, czy te języki bardzo się
różnią ? Czy któryś jest np. ewidentnie bardziej elastyczny, bardziej
funkcjonalny, czy to "to samo, tylko troszkę inna składnia", jak
(oczywiście bardzo upraszczając) różnica między Pascal'em a "C" ..

--
bez przesady ....Pascal'a z C to nie ma co porownywac wogole :) a Verilog'a
z VHDL'em tak

a co jest lepsze ...ciezko powiedziec :)



Poprzedni Następny
Wiadomość
Spis treści
From: "Piotr Wyderski" <wyderskiREMOVE_at_nospam_ii.uni.wroc.pl>
Subject: Re: VHDL czy Verilog ?
Date: Sun, 3 Jul 2005 15:24:27 +0200


Tomek wrote:

bez przesady ....Pascal'a z C to nie ma co porownywac wogole :)

Dlaczego (pomijając fakt, że Pascal jest znacznie porządniej zaprojektowany,
a C wygodniejsze przy dużej intensywności wykorzystywania "sztuczek")?

a co jest lepsze ...ciezko powiedziec :)

Skoro oba mają się dobrze, to obiektywna "lepszość" jest w
ich przypadku niezdefiniowana. :-)

Pozdrawiam
Piotr Wyderski


Poprzedni Następny
Wiadomość
Spis treści
From: J.F. <jfox_xnospamx_at_nospam_poczta.onet.pl>
Subject: Re: VHDL czy Verilog ?
Date: Mon, 04 Jul 2005 01:42:44 +0200


On Sun, 3 Jul 2005 15:19:23 +0200, Tomek wrote:
bez przesady ....Pascal'a z C to nie ma co porownywac wogole :)

Odkad Borland sie zabral za obie, to sa bardzo dobrze do siebie
porownywalne :-)

J.


Poprzedni Następny
Wiadomość
Spis treści
From: voices <voices_at_nospam_zrgnyyvpenva.pbz.ROT13>
Subject: Re: VHDL czy Verilog ?
Date: Mon, 04 Jul 2005 14:31:06 +0200


J.F. wrote:
On Sun, 3 Jul 2005 15:19:23 +0200, Tomek wrote:

bez przesady ....Pascal'a z C to nie ma co porownywac wogole :)


Odkad Borland sie zabral za obie, to sa bardzo dobrze do siebie
porownywalne :-)


Ojej, nie chodziło mi o porównywanie języków, tylko o to, że mają jakby
wspólną ideę, że pascalowy begin to w c jest "{" - czyli chodziło mi o
to, że to to samo, tylko inaczej składniowo zapisane.

Oczywiście przykład podałem ogólnie, to są zupełnie inne języki, są
między nimi setki różnic. Chodziło mi o ogólne podobieństwo ..

A borlandów nie trawię, C++ to C++, ale nie widzę celowości nauki takich
dziwactw jak Object Pascal. Ale to już dyskusja NTG ...

--
voices_at_nospam_zrgnyyvpenva.pbz.ROT13

Poprzedni Następny
Wiadomość
Spis treści
From: J.F. <jfox_xnospamx_at_nospam_poczta.onet.pl>
Subject: Re: VHDL czy Verilog ?
Date: Tue, 05 Jul 2005 00:01:45 +0200


On Mon, 04 Jul 2005 14:31:06 +0200, voices wrote:
J.F. wrote:
bez przesady ....Pascal'a z C to nie ma co porownywac wogole :)

Odkad Borland sie zabral za obie, to sa bardzo dobrze do siebie
porownywalne :-)

Ojej, nie chodziło mi o porównywanie języków, tylko o to, że mają jakby
wspólną ideę, że pascalowy begin to w c jest "{" - czyli chodziło mi o
to, że to to samo, tylko inaczej składniowo zapisane.

Oczywiście przykład podałem ogólnie, to są zupełnie inne języki, są
między nimi setki różnic. Chodziło mi o ogólne podobieństwo ..

A mi chodzilo o to ze tych roznic bylo znacznie mniej.
Glowna - brak formatu 'hex' w TP - jesli o mnie chodzi
wystarczalo zeby zaczac program pisac w C :-)

A borlandów nie trawię, C++ to C++, ale nie widzę celowości nauki takich
dziwactw jak Object Pascal. Ale to już dyskusja NTG ...

A byl czas gdy to C bylo jezykiem niszowym :-)

J.



Poprzedni Następny
Wiadomość
Spis treści
From: framer <rasa_at_nospam_go2.pl>
Subject: Re: VHDL czy Verilog ?
Date: Sun, 03 Jul 2005 18:48:49 +0200


Jestem na etapie poznawania VHDL (w połowie pierwszej książki) i nie mam
praktyki, ale słyszałem opinie że najlepiej zaczynać od VHDL. VHDL
jest bardziej skomplikowany i ma niejednoznaczną składnie i w związku z
tym poznanie następnych języków typu verilog czy innych jest znacznie
łatwiejsze. I jeszcze słyszałem że VHDL najczęściej stosowany dla FPGA
a verilog raczej dla ASIC. I w VHDL jest możliwość tworzenia testbench
co pozwala na kompletne projektowanie w jednym języku bez ukierunkowania
się na konkretnego producenta FPGA i jego narzędzi. Jak wcześniej
mówiłem nie jestem specem w tej dziedzinie tak że mogę się mylić.

Poprzedni Następny
Wiadomość
Spis treści
From: "JA" <j_andr_at_nospam_freenet.de>
Subject: Re: VHDL czy Verilog ?
Date: Sun, 3 Jul 2005 20:14:11 +0200



"framer":

/.../
I jeszcze słyszałem że VHDL najczęściej stosowany dla FPGA
a verilog raczej dla ASIC.

to nie jest 'cala' prawda :)
owszem, vhdl jest bardziej popularny [chyba dlatego, ze powstal
pierwszy],
obojetne, czy fpga, czy asic;
faktem jest, ze skompilowany RTL, tzw. gatelevel jest prawie
zawsze w verilog;

I w VHDL jest możliwość tworzenia testbench, co pozwala
na kompletne projektowanie w jednym języku bez ukierunkowania
się na konkretnego producenta FPGA /.../

tu jest cos pomieszane, testbench to poprostu otoczenie
[generator wymuszen] umozliwiajace symulacje, testbench
pisze sie w verilogu calkiem latwo;

JA


Poprzedni Następny
Wiadomość
Spis treści
From: "JA" <j_andr_at_nospam_freenet.de>
Subject: Re: VHDL czy Verilog ?
Date: Sun, 3 Jul 2005 20:25:58 +0200



"voices":


Nie wiem jednak, od jakigo języka opisu sprzętu zacząć.

ja bym powiedzil tak - vhdl jest bardziel popularny
i ew. pracodawca bedzie z wiekszym prawdopodobienstwem
szukal kogos, kto zna ten jezyk;
pod wzgledem mozliwosci oba jezyki sa bardzo podobne,
o ile nie identyczne, bardzo watpie, czy jest cos co da sie
napisac w jednym jezyku, a nie da sie w drugim [z podobnym
nakladem pracy];
z punktu widzenia uzytkownika, moim zdaniem, bardziej
przyjazny jest verilog, zwykle ten sam algorytm jest
o polowe krotszy w porownaniu do vhdl;
vhdl obsesyjnie sprawdza zgodnosc typow, z czego wynika
koniecznosc konwersji typu co pare linijek, co najczesciej
nie ma sensu, jesli programuje sie hardware, a nie
robi sie ogolnego modelu ogolnosci;
ale rozumiem, ze dla niektorych to moze byc zaleta, nie wada;

Inne wydziwasy typu AHDL są przeznaczone tylko do jednego
rodzaju kości, więc na początku już je odrzucam.

ja osobiscie bardzo lubie ahdl, ale faktycznie to tylko
quartus i tylko altera;

JA


Poprzedni Następny
Wiadomość
Spis treści
From: "Greg" <gkasprow_at_nospam_gmail.com>
Subject: Re: VHDL czy Verilog ?
Date: Tue, 5 Jul 2005 00:03:33 +0200


pod wzgledem mozliwosci oba jezyki sa bardzo podobne,
o ile nie identyczne, bardzo watpie, czy jest cos co da sie
napisac w jednym jezyku, a nie da sie w drugim [z podobnym
nakladem pracy];

sa nawet automatyczne konwertery jednego jezyka na drugi..
sprawdzalem - dziala i sie kompiluje nawet:)




Poprzedni Następny
Wiadomość
Spis treści
From: "JA" <j_andr_at_nospam_freenet.de>
Subject: Re: VHDL czy Verilog ?
Date: Tue, 5 Jul 2005 00:43:49 +0200



"Greg":


sa nawet automatyczne konwertery jednego jezyka na drugi..
sprawdzalem - dziala i sie kompiluje nawet:)

slyszalem, choc nigdy nie widzialem;
dostepne w sieci ?

JA


Poprzedni Następny
Wiadomość
Spis treści
From: "Greg" <gkasprow_at_nospam_gmail.com>
Subject: Re: VHDL czy Verilog ?
Date: Tue, 5 Jul 2005 22:53:55 +0200



slyszalem, choc nigdy nie widzialem;
dostepne w sieci ?
tak
chyba w 3 meijscach znalazlem..
wersja z ograniczeniami, ze nie da sie zapisac..



Poprzedni Następny
Wiadomość
Spis treści
From: "JA" <j_andr_at_nospam_freenet.de>
Subject: Re: VHDL czy Verilog ?
Date: Tue, 5 Jul 2005 23:20:50 +0200



"Greg":

slyszalem, choc nigdy nie widzialem;
dostepne w sieci ?

tak
chyba w 3 meijscach znalazlem..
wersja z ograniczeniami, ze nie da sie zapisac..

no to mi jeszcze tylko nazwy badz linka brakuje :)
moze byc z ograniczeniami, chcialbym zobaczyc
co to jest, do pracy mi niepotrzebne;

JA