gniazdo RJ45 z trafem dla 100T lub 1000T

Czy ktos napotkal sie na w miare tanie (<15zl) gniazda RJ45 z wbudowanym
trafem 10/100T? - szukalem w TME, Maritex i podobnych ale cos bez

A moze pionowe z trafem 1000T (spotkalem tylko poziome)?

1000T? A czym będziesz nadawał (tzn. chodzi mi o PHY/MAC).

wada jest kiepska dokumentacja, zaleta - taniosc i dostepnosc

oraz obud TQFP128, oraz to ze zawiera PHY

- nasz ukochany FX2 (8051),

wada jest kiepska dokumentacja, zaleta - taniosc i dostepnosc

Gdzie?

oraz obud TQFP128, oraz to ze zawiera PHY

Ale z rzutu okiem na datasheet widzę, że steruje się tym przez PCI2.0,
więc trzeba się trochę narzeźbić w FPGA implementując mastera.

W każdym razie gdybyś znalazł gdieś te gniazdka z trafkiem, to
daj znać, bo też byłbym zainteresowany zakupem paru sztuk.

• dlatego pytam na grupie

- nasz ukochany FX2 (8051),

Zadziwiająca kostka, tylko dokumentacja jest napisana pod projekty
skserowane z application notes -- a gdy się chce FX2 wykorzystać w
bardzo niestandardowy sposób, to się okazuje, że nikt nic nie wie,
nawet w darmowym supporcie Cypressa. :-( A ja chciałbym użyć GPIF
do przepompowania danych konfiguracyjnych z karty SD (w trybie SPI)
do FPGA, ale w taki sposób, by:

a) działało bardzo wydajnie (przy 24MHz mogę się nawet zmieścić
z rekonfiguracją FPGA w czasie odświeżania SDRAMu :-))

b) w razie potrzeby dało się wyprowadzić dane nie z karty SD, tylko
z FX2 (np. poprzez ich wczytanie przez USB).

c) dało się czytać zawartość karty SD przez FX2 z pominięciem FPGA.

d) dało się wirtualnie "odpiąć" kartę SD od FX2 i przekazać ją do
wyłącznego użytku przez FPGA.

Jeśli GPIF FX2 działa tak, jak myślę, że działa, to jest to do zrobienia,
ale w manualu nie napisano potrzebnych mi informacji. Ech...

BTW, zastanawiam się nad podłączeniem FX2 do portu JTAG FPGA,
będę mógł wówczas robić debug przez USB, w trybie standby konfigurować
scalaki podpięte do FPGA wymuszając odpowiednie poziomy na jej
wyjściach itp. Tylko mi się to nie zmieści w 8KiB, dlatego potrzebuję
większej pamięci (LC256 albo więcej), ale nie wiem, czy FX2 z niej się
uruchomi. Tego też manual nie mówi. :-(

PS. TME sprowadza na bardzo atrakcyjnych warunkach rzeczy z katalogu
Farnella, właśnie czekam na kodeki. Może tam coś takiego mają?

taniosc i dostepnosc - w wiekscosci sieciowek gigabit siedzi - komplet
elementow masz w sieciowce za 50zl

tak, i SLAVE, bufory, ale jak juz sie to ma, to wspolpraca jest super:)

aaa.. to ty chcesz konfigurowac FPGA z SD?

jak wroce do domciu, to potestuje ci te rejestry, tylko sie przypomnij za
jakis tydzien

obecne w sprzedazy FX2 maja 16KB, u mne iz pamiecia tez krucho, zostalo ze
2kB po wywaleniu wszystkeigo debuggujacego kodu.

z tym debugiem przez JTAG'a to chyba nei taki banal, gdyz nie wiesz o czym
BB gada z Altera - chyba ze podsluchasz..

Zameirzam sie zabrac za zrobienei reverse engineering USB Blastera

tak, i SLAVE, bufory, ale jak juz sie to ma, to wspolpraca jest super:)

A ile LE i RAMów Ci to zajęło?

aaa.. to ty chcesz konfigurowac FPGA z SD?

Tak, bo urządzenie może przyjmować co najmniej kilka różnych, wybieranych
dynamicznie konfiguracji, w zależności od potrzeby optymalnie
wykorzystując
dostępne zasoby. A ponieważ i tak potrzebowałem urządzenia pamięci masowej
o pojemności ~512MiB z FATem (do nagrywania transmisji, trzymania plików
w trybie mass storage device i palmtop, programów dla NIOSa itp.), to
zastosowanie karty pamięci okazało się bardzo dobrym rozwiązaniem -- w
przyszłosci wystarczy przeciągnąć myszką plik binarny z Quartusa do
odpowiedniego
katalogu, uzyskując zupełnie nową dostępną konfigurację urządzenia.
Pierwotnie
miała być karta CF, ale jej podłączenie w taki sposób jak chciałem okazało
się
być zbyt skomplikowane, a ona sama zbyt duża, więc zdecydowałem się
przejść
na idealną w tym zastosowaniu MMC/SD -- dzięki trybowi SPI do
skonfigurowania
FPGA wystarczy wygenerować 2 odpowiednio przesunięte przebiegi zegarowe.
Niestety FX2 to 8051, więc z zegarem 48MHz potrafi wygenerować programowo
max. 3MHz, przez co Cyclone konfigurowałby się ~1/3 sekundy, co tu jest
bardzo
długim czasem. Dlatego chciałbym zrobić zegary konfiguracyjne na GPIF,
uzyskując
24MHz, co odpowiada prawie maksimum dopuszczalnego zegara SD/MMC i
wymaga ~1/24 sekundy na skonfigurowanie FPGA.

Zameirzam sie zabrac za zrobienei reverse engineering USB Blastera

A po co? ;-)

z tym debugiem przez JTAG'a to chyba nei taki banal, gdyz nie wiesz o czym
BB gada z Altera - chyba ze podsluchasz..

Zameirzam sie zabrac za zrobienei reverse engineering USB Blastera - wlasnei
dostalismy kilka, i bym sobie skopiowal. Drobny problem jest taki, ze w
srodku siedzi oprocz FTDi245 takze MAX3032A- no ale w 32 celach wielkiej

logiki nei zmiesci sie, wiec mysle ze skanujac piny podczas pracy uda mi sie
odtworzyc strukture autoamtu. W razie czego mam pomoc - kolega w technikum
zrobil soft+ przystawke do analizy ukladow sekwencyjnych, weic najwyzej mu
zarzuce i ten cos moze pomoze, ale mysle ze sie obedzie

Czy ktos napotkal sie na w miare tanie (<15zl) gniazda RJ45 z wbudowanym
trafem 10/100T? - szukalem w TME, Maritex i podobnych ale cos bez
rezultatu
A moze pionowe z trafem 1000T (spotkalem tylko poziome)?

Czy ktos napotkal sie na w miare tanie (<15zl) gniazda RJ45 z wbudowanym
trafem 10/100T? - szukalem w TME, Maritex i podobnych ale cos bez
rezultatu
A moze pionowe z trafem 1000T (spotkalem tylko poziome)?

odpowiem sam sobie..
znalazlem w Gammie..
ciekawe ile sobie za nie zycza..
nazywa sie to Pulse Jack