Jak skonfigurować ADC w LPC2294 przy zegarze 60MHz i podziale 12?
ADC w LPC
From: "Grodo" <(ZmienXna2000)grodoX_at_nospam_poczta.onet.pl>
Subject: ADC w LPC
Date: Sun, 26 Mar 2006 21:04:21 +0200
Hej
W manualu do LPC2294 (w każdym razie LPC) jest opisane, że trzeba podzielić
zegar procesora, żeby otrzymac zegar przetwornika i musi on być <= 4,5MHz.
Jednocześnie widzę, że dzielnik to maksymalnie 11. Interesuje mnie
softwareowa metoda czytania wartości przetwornika a nie wyzwalana startem,
chyba, że mnie procesor zmusi do zmiany zdania. Pytanie: jeśli mój procesor
chodzi na 60MHz to nie mogę już uzyć przetwornika? Bo jak podzielę 60MHz
przez nawet 12 to i tak jest powyżej 4,5MHz...
z góry dzięki za odpowiedź
pozdrawiam
From: Jack Houseman <KILLSPAMjado_at_nospam_chello.pl>
Subject: Re: ADC w LPC
Date: Sun, 26 Mar 2006 22:22:39 +0200
Grodo wrote:
Hej
W manualu do LPC2294 (w każdym razie LPC) jest opisane, że trzeba
podzielić zegar procesora, żeby otrzymac zegar przetwornika i musi on być
<= 4,5MHz. Jednocześnie widzę, że dzielnik to maksymalnie 11. Interesuje
mnie softwareowa metoda czytania wartości przetwornika a nie wyzwalana
startem, chyba, że mnie procesor zmusi do zmiany zdania. Pytanie: jeśli
mój procesor chodzi na 60MHz to nie mogę już uzyć przetwornika? Bo jak
podzielę 60MHz przez nawet 12 to i tak jest powyżej 4,5MHz...
z góry dzięki za odpowiedź
pozdrawiam
Witam,
Wedlug tego co ja mam opisane dla 2114/2124 dzielnik ma 8 bitow - CLKDIV =
bity 8-15 w ADCR czyli podzial pclk przez max 256.
Natomiast CLKS okresla ilosc impulsow uzytych dla jednego cyklu konwersji w
trybie burst i jednoczesnie rozdzielczosc pomiaru = 3-10 bitow.
Co rozumiesz przez softwareowa metode czytania? Chodzi Ci o wyzwalanie
konwersji z programu w dogodnym dla programu momencie zamiast automatycznej
konwersji?
--
Pozdrawiam
Jado
>> Otwarty Projekt Automatyki Domowej [HA] http://zegaruz.republika.pl <<
From: "Grodo" <(ZmienXna2000)grodoX_at_nospam_poczta.onet.pl>
Subject: Re: ADC w LPC
Date: Mon, 27 Mar 2006 11:06:01 +0200
Chodzi mi o nieużywanie STARTu, czyli wyzwolenia timerem czy zewnętrznym
pinem czyli chyba 16 bit w ADCR. Właściwie to dokłądnie chodzi o bit BURST.
Jak jest zerem to wymaga 11 bit a jak nie to czyta z CLKS, które jest 3
bitowe...
Będe używał 60MHz i CANA, więc zmieniając VPBDIV, żęby zwolnić procka mogę
stracic jakąs ramkę. Jeśli nie ma alternatywy to chyba nie da sie uzywac
PLLa i ADC jednocześnie, czy sie mylę?
pozdrawiam
P.S. No dzielnik ma 8 bitów, ale ja rozumiem, że trzeba tam wpisac liczbę do
11 maksymalnie.
Użytkownik "Jack Houseman" <KILLSPAMjado_at_nospam_chello.pl> napisał w wiadomości
news:513e5$4426f80f$540adc4c$15284_at_nospam_news.chello.pl...
Grodo wrote:
Hej
W manualu do LPC2294 (w każdym razie LPC) jest opisane, że trzeba
podzielić zegar procesora, żeby otrzymac zegar przetwornika i musi on
być
<= 4,5MHz. Jednocześnie widzę, że dzielnik to maksymalnie 11. Interesuje
mnie softwareowa metoda czytania wartości przetwornika a nie wyzwalana
startem, chyba, że mnie procesor zmusi do zmiany zdania. Pytanie: jeśli
mój procesor chodzi na 60MHz to nie mogę już uzyć przetwornika? Bo jak
podzielę 60MHz przez nawet 12 to i tak jest powyżej 4,5MHz...
z góry dzięki za odpowiedź
pozdrawiam
Witam,
Wedlug tego co ja mam opisane dla 2114/2124 dzielnik ma 8 bitow - CLKDIV =
bity 8-15 w ADCR czyli podzial pclk przez max 256.
Natomiast CLKS okresla ilosc impulsow uzytych dla jednego cyklu konwersji
w
trybie burst i jednoczesnie rozdzielczosc pomiaru = 3-10 bitow.
Co rozumiesz przez softwareowa metode czytania? Chodzi Ci o wyzwalanie
konwersji z programu w dogodnym dla programu momencie zamiast
automatycznej
konwersji?
--
> Pozdrawiam
> Jado
>
> >> Otwarty Projekt Automatyki Domowej [HA] http://zegaruz.republika.pl
<<
>
>
>
From: Jack Houseman <KILLSPAMjado_at_nospam_chello.pl>
Subject: Re: ADC w LPC
Date: Mon, 27 Mar 2006 12:32:14 +0200
Grodo wrote:
Chodzi mi o nieużywanie STARTu, czyli wyzwolenia timerem czy zewnętrznym
pinem czyli chyba 16 bit w ADCR. Właściwie to dokłądnie chodzi o bit
BURST. Jak jest zerem to wymaga 11 bit a jak nie to czyta z CLKS, które
jest 3 bitowe...
Będe używał 60MHz i CANA, więc zmieniając VPBDIV, żęby zwolnić procka mogę
stracic jakąs ramkę. Jeśli nie ma alternatywy to chyba nie da sie uzywac
PLLa i ADC jednocześnie, czy sie mylę?
pozdrawiam
P.S. No dzielnik ma 8 bitów, ale ja rozumiem, że trzeba tam wpisac liczbę
do 11 maksymalnie.
Moim zdaniem CLKDIV swoja droga, a CLKS swoja droga.
CLKDIV dzieli zegar systemowy, ktory taktuje A/D, na wartosc nie
przekraczajaca tych 4,5MHz, a CLKS - w zaleznosci od ilosci ustawionych
"clockow" dzieli ten zegar dalej.
Innymi slowy konwersja trwa do 11 clockow w trybie burst (ustawiana
wpisaniem odp. liczby do CLKS), a przy softwareowym wyzwalaniu konwersji ta
liczba jest stala i zawsze wynosi 11 clockow.
Nigdzie nie zauwazylem slowa o tym, ze CLKDIV moze byc max 11 - moim zdaniem
tu sie mylisz.
Inna sprawa jest, ze tryb burst jest wiecej pradozerny niz konwersja
wyzwalana od czasu do czasu - ale to juz zmartwienie projektanta czy mu
zalezy na zmniejszonym poborze pradu czy nie...
Generalnie musze przyznac. ze podoba mi sie obsluga A/C w LPC :-) -
zwlaszcza mozliwosci sprzetowego wyzwalania konwersji - zewnetrznym
sygnalem, licznikiem, autonomicznie....
--
Pozdrawiam
Jado
>> Otwarty Projekt Automatyki Domowej [HA] http://zegaruz.republika.pl <<
From: "Grodo" <(ZmienXna2000)grodoX_at_nospam_poczta.onet.pl>
Subject: Re: ADC w LPC
Date: Mon, 27 Mar 2006 16:30:14 +0200
Przemyślę i sprawdzę ;)
Mi tez się podoba, tymbardziej, że można cały bajt analogowo przeczytać i to
jeszcze na samym sobie (self test) ;)
pozdraiwam
dzieki za pomoc
Użytkownik "Jack Houseman" <KILLSPAMjado_at_nospam_chello.pl> napisał w wiadomości
news:ce209$4427bf2e$540adc4c$11264_at_nospam_news.chello.pl...
Grodo wrote:
Chodzi mi o nieużywanie STARTu, czyli wyzwolenia timerem czy zewnętrznym
pinem czyli chyba 16 bit w ADCR. Właściwie to dokłądnie chodzi o bit
BURST. Jak jest zerem to wymaga 11 bit a jak nie to czyta z CLKS, które
jest 3 bitowe...
Będe używał 60MHz i CANA, więc zmieniając VPBDIV, żęby zwolnić procka
mogę
stracic jakąs ramkę. Jeśli nie ma alternatywy to chyba nie da sie uzywac
PLLa i ADC jednocześnie, czy sie mylę?
pozdrawiam
P.S. No dzielnik ma 8 bitów, ale ja rozumiem, że trzeba tam wpisac
liczbę
do 11 maksymalnie.
Moim zdaniem CLKDIV swoja droga, a CLKS swoja droga.
CLKDIV dzieli zegar systemowy, ktory taktuje A/D, na wartosc nie
przekraczajaca tych 4,5MHz, a CLKS - w zaleznosci od ilosci ustawionych
"clockow" dzieli ten zegar dalej.
Innymi slowy konwersja trwa do 11 clockow w trybie burst (ustawiana
wpisaniem odp. liczby do CLKS), a przy softwareowym wyzwalaniu konwersji
ta
liczba jest stala i zawsze wynosi 11 clockow.
Nigdzie nie zauwazylem slowa o tym, ze CLKDIV moze byc max 11 - moim
zdaniem
tu sie mylisz.
Inna sprawa jest, ze tryb burst jest wiecej pradozerny niz konwersja
wyzwalana od czasu do czasu - ale to juz zmartwienie projektanta czy mu
zalezy na zmniejszonym poborze pradu czy nie...
Generalnie musze przyznac. ze podoba mi sie obsluga A/C w LPC :-) -
zwlaszcza mozliwosci sprzetowego wyzwalania konwersji - zewnetrznym
sygnalem, licznikiem, autonomicznie....
--
> Pozdrawiam
> Jado
>
> >> Otwarty Projekt Automatyki Domowej [HA] http://zegaruz.republika.pl
<<
>
>
>