CPLD - możliwości
Masz problem? Zapytaj na forum elektroda.pl
From: "Radzik" <glodzik_at_nospam_gamesystem.nazwa.pl>
Subject: CPLD - możliwości
Date: Tue, 4 Apr 2006 15:21:28 +0200
Witam.
Nie mam doświadczenia w CPLD. Chciałbym dowiedzieć się czy da się na takim
czymś zrobić, co następuje:
- 32 wejścia cyfrowe
- 32 wyjścia cyfrowe
- port RS-232
- kilka wyjść impulsowych
Wiem że można to bez problemu zrobić na uP, ale celowo pytam czy da się na
CPLD, ew. jaki konkretny układ polecacie ?
Jak wygląda sprawa programowania, w jakim języku i czy to jest czasochłonne
?
Pozdrawiam,
Radzik
From: J.F. <jfox_xnospamx_at_nospam_poczta.onet.pl>
Subject: Re: CPLD - możliwości
Date: Tue, 04 Apr 2006 15:57:53 +0200
On Tue, 4 Apr 2006 15:21:28 +0200, Radzik wrote:
Nie mam doświadczenia w CPLD. Chciałbym dowiedzieć się czy da się na takim
czymś zrobić, co następuje:
- 32 wejścia cyfrowe
- 32 wyjścia cyfrowe
- port RS-232
- kilka wyjść impulsowych
Czyli cos rzedu 80 pinow I/O i byc moze 128 makrocel wystarczy ..
bo co to ma jeszcze do tego robic ?
Jak na CPLD dos duze, ale moze znajdziesz.
A jak nie - poszukaj w "FPGA".
J.
From: "Radzik" <glodzik_at_nospam_gamesystem.nazwa.pl>
Subject: Re: CPLD - możliwości
Date: Tue, 4 Apr 2006 16:10:44 +0200
Czyli cos rzedu 80 pinow I/O i byc moze 128 makrocel wystarczy ..
bo co to ma jeszcze do tego robic ?
W zasadzie nic poza tym, ewentualnie jakiś licznik w środku.
Jak na CPLD dos duze, ale moze znajdziesz.
A jak nie - poszukaj w "FPGA".
FPGA odpada - zewnętrzna pamięć :( a chciałbym zabezpieczyć kod.
Pozdrawiam,
Radzik
From: "Piotr Wyderski" <wyderskiREMOVE_at_nospam_ii.uni.wroc.pl>
Subject: =?iso-8859-2?Q?Re:_CPLD_-_mo=BFliwo=B6ci?=
Date: Tue, 4 Apr 2006 16:12:32 +0200
Radzik wrote:
FPGA odpada - zewnętrzna pamięć :( a chciałbym zabezpieczyć kod.
Lattice XP oraz Actel ProASIC mają wbudowaną pamięć nieulotną.
Pozdrawiam
Piotr Wyderski
From: Marcin E. Hamerla <Xmeh4njusy_at_nospam_Xpoczta.Xonet.Xpl.removeX>
Subject: Re: =?ISO-8859-2?Q?CPLD_-_mo=BFliwo=B6ci?=
Date: Tue, 04 Apr 2006 22:15:38 +0200
Piotr Wyderski napisal(a):
FPGA odpada - zewnętrzna pamięć :( a chciałbym zabezpieczyć kod.
Lattice XP oraz Actel ProASIC mają wbudowaną pamięć nieulotną.
MAX II tez - w sumie to bardziej sa FPGA niz CPLD.
--
Pozdrowienia, Marcin E. Hamerla
"Every day I make the world a little bit worse."
From: J.F. <jfox_xnospamx_at_nospam_poczta.onet.pl>
Subject: Re: CPLD - możliwości
Date: Tue, 04 Apr 2006 16:34:51 +0200
On Tue, 4 Apr 2006 16:10:44 +0200, Radzik wrote:
Czyli cos rzedu 80 pinow I/O i byc moze 128 makrocel wystarczy ..
bo co to ma jeszcze do tego robic ?
W zasadzie nic poza tym, ewentualnie jakiś licznik w środku.
Rozumiem ze to peryferium do procesora ma byc ?
Wiec jeszcze jakis interfejs magistrali.
J.
From: Krzysztof Olesiejuk <lopez_at_nospam_nospam.infomark.com.pl>
Subject: Re: CPLD - =?iso-8859-2?Q?mo=BFliwo=B6ci?=
Date: Tue, 4 Apr 2006 18:56:48 +0000 (UTC)
W artykule <e0turi$25f$1_at_nospam_nemesis.news.tpi.pl> Radzik napisal(a):
Jak na CPLD dos duze, ale moze znajdziesz.
A jak nie - poszukaj w "FPGA".
FPGA odpada - zewnętrzna pamięć :( a chciałbym zabezpieczyć kod.
To wez flashowe FPGA - Lattice albo Actel
Krzysiek
From: Radek <radkowal_at_nospam_mitsoft.com.pl>
Subject: Re: CPLD - =?ISO-8859-2?Q?mo=BFliwo=B6ci?=
Date: Tue, 04 Apr 2006 16:26:05 +0200
Witam,
Nie mam doświadczenia w CPLD. Chciałbym dowiedzieć się czy da się na takim
czymś zrobić, co następuje:
- 32 wejścia cyfrowe
- 32 wyjścia cyfrowe
- port RS-232
- kilka wyjść impulsowych
Czyli cos rzedu 80 pinow I/O i byc moze 128 makrocel wystarczy ..
bo co to ma jeszcze do tego robic ?
Jak na CPLD dos duze, ale moze znajdziesz.
A jak nie - poszukaj w "FPGA".
Xilinx ma CPLD nawet z 260 pinami I/O i do 512 makrocelami np. XCR
3512XL. Wejdzie tam nawet 12,000
bramek (według Xilinxa) choć trudo mi w to uwierzyć.
Pozdrawiam,
Radek
From: "Greg\(G.Kasprowicz\)" <gkasprow_at_nospam_gmail.com>
Subject: Re: CPLD - możliwości
Date: Wed, 5 Apr 2006 01:01:07 +0200
Nie mam doświadczenia w CPLD. Chciałbym dowiedzieć się czy da się na takim
czymś zrobić, co następuje:
- 32 wejścia cyfrowe
- 32 wyjścia cyfrowe
- port RS-232
- kilka wyjść impulsowych
Czyli cos rzedu 80 pinow I/O i byc moze 128 makrocel wystarczy ..
bo co to ma jeszcze do tego robic ?
Jak na CPLD dos duze, ale moze znajdziesz.
sa takie CPLD
spojrz na serie MAX II oraz Xilinx XC95xxx
w ilosciach detalicznych Xilinxy beda tansze
Date: Tue, 04 Apr 2006 23:20:01 +0200
From: =?ISO-8859-2?Q?Adam_G=F3rski?=
Subject: Re: CPLD - =?ISO-8859-2?Q?mo=BFliwo=B6ci?=
Użytkownik Radzik napisał:
Witam.
Nie mam doświadczenia w CPLD. Chciałbym dowiedzieć się czy da się na takim
czymś zrobić, co następuje:
- 32 wejścia cyfrowe
- 32 wyjścia cyfrowe
- port RS-232
- kilka wyjść impulsowych
Wiem że można to bez problemu zrobić na uP, ale celowo pytam czy da się na
CPLD, ew. jaki konkretny układ polecacie ?
Jak wygląda sprawa programowania, w jakim języku i czy to jest czasochłonne
?
Pozdrawiam,
Radzik
Można ,ale po co ?
Najwięcej problemów sprawi ci obsługa RS - odbieranie ,ponieważ jest to
transmisja asynchroniczna. No chyba że gotowego klocka weźmiesz no ale
to też ma swoje minusy.
Co do języka no jeżeli nie znasz : VHDL,veriloga,AHDL lub podonego to
zostaje ci rysowanie schematu jak w zwykłym cad-zie. A jest to przykra
sprawa, zwłaszcza jeśli chodzi o automaty stanów (FSM)- a bez tego sie
raczej nie uda. Jeżeli chcesz sie pobawić i nauczyć - polecam, jeżeli
goni Cię czas i chcesz uniknąć frustracji zdecydowanie odradzam.
Gdybym miał coś takiego zrobić wybrałbym jakiś procesor z rodziny MSP.
Nawet kwarc niekoniecznie trzeba podłączyć !! A jeżeli chcesz
zabezpieczyć to sie "przepala" możliwość odczytu kodu.
Adam Górski
From: "[g.d.]" <g_d_at_nospam_gazeta.SKASUJ-TO.pl>
Subject: =?ISO-8859-2?Q?Re:_CPLD_-_mo=BFliwo=B6ci?=
Date: Wed, 5 Apr 2006 12:02:13 +0000 (UTC)
Adam Górski <gorskia_at_nospam_......................................wp...............
.........pl............................> napisał(a):
Można ,ale po co ?
Najwięcej problemów sprawi ci obsługa RS - odbieranie ,ponieważ jest to
transmisja asynchroniczna. No chyba że gotowego klocka weźmiesz no ale
to też ma swoje minusy.
Bzdura, odrobina wyobrazni pozwala sobie wyobrazic probkowanie linii sygnalu
asynchronicznego z odpowiednio wieksza czestotliwoscia i znajdywanie zmian
sygnalow "asynchronicznych" z wystarczajaco duza dokladnoscia. Tak jak jest to
realizowane w dedykowanych kosciach.
Co do języka no jeżeli nie znasz : VHDL,veriloga,AHDL lub podonego to
zostaje ci rysowanie schematu jak w zwykłym cad-zie. A jest to przykra
sprawa, zwłaszcza jeśli chodzi o automaty stanów (FSM)- a bez tego sie
raczej nie uda. Jeżeli chcesz sie pobawić i nauczyć - polecam, jeżeli
goni Cię czas i chcesz uniknąć frustracji zdecydowanie odradzam.
Rysowanie schematu ja również odradzam, szybciej i latwiej projektuje sie na
wyższych poziomach opisu.
Gdybym miał coś takiego zrobić wybrałbym jakiś procesor z rodziny MSP.
Nawet kwarc niekoniecznie trzeba podłączyć !! A jeżeli chcesz
zabezpieczyć to sie "przepala" możliwość odczytu kodu.
To chyba tylko dlatego ze nie czujesz sie pewnie w innych technologiach.
--
pozdro.
[g.d.]
--
Wysłano z serwisu Usenet w portalu Gazeta.pl -> http://www.gazeta.pl/usenet/
Date: Wed, 05 Apr 2006 22:12:28 +0200
From: =?ISO-8859-2?Q?Adam_G=F3rski?=
Subject: Re: CPLD - =?ISO-8859-2?Q?mo=BFliwo=B6ci?=
Można ,ale po co ?
Najwięcej problemów sprawi ci obsługa RS - odbieranie ,ponieważ jest to
transmisja asynchroniczna. No chyba że gotowego klocka weźmiesz no ale
to też ma swoje minusy.
Bzdura, odrobina wyobrazni pozwala sobie wyobrazic probkowanie linii sygnalu
asynchronicznego z odpowiednio wieksza czestotliwoscia i znajdywanie zmian
sygnalow "asynchronicznych" z wystarczajaco duza dokladnoscia. Tak jak jest to
realizowane w dedykowanych kosciach.
Bzdura powiadasz.
Pamiętaj tylko że kolega autor wątku nigdy w życiu z PLD/FPGA nie miał
do czynienia. Oczywiście setki razy realizowałeś coś takiego jak
odbiornik transmisji asynchronicznych - prawda ?
Co do języka no jeżeli nie znasz : VHDL,veriloga,AHDL lub podonego to
zostaje ci rysowanie schematu jak w zwykłym cad-zie. A jest to przykra
sprawa, zwłaszcza jeśli chodzi o automaty stanów (FSM)- a bez tego sie
raczej nie uda. Jeżeli chcesz sie pobawić i nauczyć - polecam, jeżeli
goni Cię czas i chcesz uniknąć frustracji zdecydowanie odradzam.
Rysowanie schematu ja również odradzam, szybciej i latwiej projektuje sie na
wyższych poziomach opisu.
Ochh...
Gdybym miał coś takiego zrobić wybrałbym jakiś procesor z rodziny MSP.
Nawet kwarc niekoniecznie trzeba podłączyć !! A jeżeli chcesz
zabezpieczyć to sie "przepala" możliwość odczytu kodu.
To chyba tylko dlatego ze nie czujesz sie pewnie w innych technologiach.
No brawo , brawo nic dodać nic ująć. Tylko po co odchodzić od tematu.
Jeżeli chcesz podyskutować kto ma większe doświadczenie to prosze bardzo.
Adam Górski
From: "[g.d.]" <g_d_at_nospam_gazeta.SKASUJ-TO.pl>
Subject: =?ISO-8859-2?Q?[OT]_Re:_CPLD_-_mo=BFliwo=B6ci?=
Date: Mon, 10 Apr 2006 07:14:18 +0000 (UTC)
Adam Górski <gorskia_at_nospam_......................................wp...............
.........pl............................> napisał(a):
No brawo , brawo nic dodać nic ująć. Tylko po co odchodzić od tematu.
Jeżeli chcesz podyskutować kto ma większe doświadczenie to prosze bardzo.
Sorki, ponioslo mnie. Uklady programowalne naprawde nie gryza. ;-)
O to kto ma wieksze doswiadczenie sprzeczam sie jedynie przy piwie, jakby co
.. :-)
--
pozdro.
[g.d.]
--
Wysłano z serwisu Usenet w portalu Gazeta.pl -> http://www.gazeta.pl/usenet/