Zabezpieczenie zawartości konfiguracji FPGA z zewnętrznym ROM-em przed kopiowaniem?
Zabezpieczenie zawartosci FPGA
From: "Piotr Wyderski" <wyderskiREMOVE_at_nospam_ii.uni.wroc.pl>
Subject: Zabezpieczenie zawartosci FPGA
Date: Fri, 25 Feb 2005 13:56:58 +0100
Witam,
w jaki sposob zabezpiecza sie zawartosc obrazow
konfiguracyjnych FPGA przed niedozwolonym kopiowaniem?
Wiem, ze kazde zabezpieczenie da sie zlamac przy
dostatecznym nakladzie sil i srodkow, ale zapewne
istnieja jakies sposoby utrudniania takiego procederu.
Niestety w przypadku ukladow z zewnetrznym ROMem
konfiguracyjnym (w odroznieniu od antifuse) zadne
zabezpieczenie nie przychodzi mi do glowy.
Pozdrawiam
Piotr Wyderski
From: Marcin E. Hamerla <Xmeh4njusy_at_nospam_Xpoczta.Xonet.Xpl.removeX>
Subject: Re: Zabezpieczenie zawartosci FPGA
Date: Fri, 25 Feb 2005 14:16:53 +0100
Piotr Wyderski napisal(a):
Witam,
w jaki sposob zabezpiecza sie zawartosc obrazow
konfiguracyjnych FPGA przed niedozwolonym kopiowaniem?
Wiem, ze kazde zabezpieczenie da sie zlamac przy
dostatecznym nakladzie sil i srodkow, ale zapewne
istnieja jakies sposoby utrudniania takiego procederu.
Niestety w przypadku ukladow z zewnetrznym ROMem
konfiguracyjnym (w odroznieniu od antifuse) zadne
zabezpieczenie nie przychodzi mi do glowy.
Sa kosci kodowane. Ale ZTCP trzeba troche zamowic takich FPGA.
Dostajesz wtedy oczywiscie klucz do kodowania zawartosci seprom. W
FPGA siedzi zas dekoder.
--
Pozdrowienia, Marcin E. Hamerla
"Jak ja was, kurrwy, nienawidzę, jak do was bym z kałacha bił."
From: Marcin E. Hamerla <Xmeh4njusy_at_nospam_Xpoczta.Xonet.Xpl.removeX>
Subject: Re: Zabezpieczenie zawartosci FPGA
Date: Fri, 25 Feb 2005 14:17:31 +0100
Marcin E. Hamerla napisal(a):
Piotr Wyderski napisal(a):
Witam,
w jaki sposob zabezpiecza sie zawartosc obrazow
konfiguracyjnych FPGA przed niedozwolonym kopiowaniem?
Wiem, ze kazde zabezpieczenie da sie zlamac przy
dostatecznym nakladzie sil i srodkow, ale zapewne
istnieja jakies sposoby utrudniania takiego procederu.
Niestety w przypadku ukladow z zewnetrznym ROMem
konfiguracyjnym (w odroznieniu od antifuse) zadne
zabezpieczenie nie przychodzi mi do glowy.
Sa kosci kodowane. Ale ZTCP trzeba troche zamowic takich FPGA.
Dostajesz wtedy oczywiscie klucz do kodowania zawartosci seprom. W
FPGA siedzi zas dekoder.
Aha, FPGA Actela maja pamiec w srodku.
--
Pozdrowienia, Marcin E. Hamerla
"Jak ja was, kurrwy, nienawidzę, jak do was bym z kałacha bił."
From: "Piotr Wyderski" <wyderskiREMOVE_at_nospam_ii.uni.wroc.pl>
Subject: Re: Zabezpieczenie zawartosci FPGA
Date: Fri, 25 Feb 2005 14:41:06 +0100
Marcin E. Hamerla wrote:
Aha, FPGA Actela maja pamiec w srodku.
O, to byloby rozwiazanie. Czy wiesz moze, gdzie mozna kupic
pojedyncze sztuki ukladow tej firmy do prototypu, a jesli wypali,
to dokonac wstepnego niewielkiego zakupu hurtowego (~100 szt.)?
Pozdrawiam
Piotr Wyderski
From: "Dziadek" <a_at_nospam_b.c>
Subject: Re: Zabezpieczenie zawartosci FPGA
Date: Fri, 25 Feb 2005 15:17:12 +0100
O, to byloby rozwiazanie. Czy wiesz moze, gdzie mozna kupic
pojedyncze sztuki ukladow tej firmy do prototypu, a jesli wypali,
to dokonac wstepnego niewielkiego zakupu hurtowego (~100 szt.)?
W Gliwicach (MSC Polska).
Dz.
From: jerry1111 <pleaseJERRY1111nomorespam_at_nospam_wp.pl>
Subject: Re: Zabezpieczenie zawartosci FPGA
Date: Fri, 25 Feb 2005 14:33:49 +0000
O, to byloby rozwiazanie. Czy wiesz moze, gdzie mozna kupic
pojedyncze sztuki ukladow tej firmy do prototypu, a jesli wypali,
to dokonac wstepnego niewielkiego zakupu hurtowego (~100 szt.)?
Cyclone mozna zakodowac wpisujac klucz do FPGA (wtedy trza
podtrzymanie bakteryjne zrobic). 'Wsad' do kosci jest
zaszyfrowany i trzymany w zewnetrznej pamieci konfiguracji
(EPCS1/EPCS4). Podczas ladowania konfiguracji Cyclone sobie
rozszyfrowuje bity.
Aha - ja tego nie probowalem (nie bylo potrzeby).
--
Jerry
From: "Piotr Wyderski" <wyderskiREMOVE_at_nospam_ii.uni.wroc.pl>
Subject: Re: Zabezpieczenie zawartosci FPGA
Date: Fri, 25 Feb 2005 15:59:23 +0100
jerry1111 wrote:
Cyclone mozna zakodowac wpisujac klucz do FPGA (wtedy trza
podtrzymanie bakteryjne zrobic). 'Wsad' do kosci jest
zaszyfrowany i trzymany w zewnetrznej pamieci konfiguracji
(EPCS1/EPCS4). Podczas ladowania konfiguracji Cyclone sobie
rozszyfrowuje bity.
Mozesz wskazac jakies zrodlo tych informacji? Cyclone Handbook
nic nie mowi o mozliwosci kodowania pamieci konfiguracyjnej,
Google tez nic wartego uwagi nie zwrocil.
Pozdrawiam
Piotr Wyderski
From: "greg" <xgrzes_at_nospam_poczta.onet.pl>
Subject: Re: Zabezpieczenie zawartosci FPGA
Date: Fri, 25 Feb 2005 19:47:13 +0100
Mozesz wskazac jakies zrodlo tych informacji? Cyclone Handbook
nic nie mowi o mozliwosci kodowania pamieci konfiguracyjnej,
Google tez nic wartego uwagi nie zwrocil.
pewnei komus sie pomylilo z kompresja..jednakze ta nei rozwiazuje problemu..
From: Jan Dubiec <jdx_at_nospam_SPAMTRAP.slackware.pl>
Subject: Re: Zabezpieczenie zawartosci FPGA
Date: 25 Feb 2005 20:11:41 +0100
On Fri, 25 Feb 2005 19:47:13 +0100, "greg" <xgrzes_at_nospam_poczta.onet.pl> wrote:
Mozesz wskazac jakies zrodlo tych informacji? Cyclone Handbook
nic nie mowi o mozliwosci kodowania pamieci konfiguracyjnej,
Google tez nic wartego uwagi nie zwrocil.
pewnei komus sie pomylilo z kompresja..jednakze ta nei rozwiazuje problemu..
Ale do rozkompresowania strumienia skompresowanego Lempel Ziv-em 77 lub
podobnym algorytmem nie trzeba przechowywać żadnych kluczy czy czegoś
w tym stylu w pamięci nieulotnej. Aż tak Jerry pomylić się nie mógł. No chyba
że jest właśnie podczas spożycia. ;-)
Regards,
/J.D.
--
Jan Dubiec We're all living in Amerika
jdx#slackware.pl Coca Cola
+48 506 790442 Sometimes war
Amerika by Rammstein
From: jerry1111 <pleaseJERRY1111nomorespam_at_nospam_wp.pl>
Subject: Re: Zabezpieczenie zawartosci FPGA
Date: Sat, 26 Feb 2005 15:36:25 +0000
pewnei komus sie pomylilo z kompresja..jednakze ta nei rozwiazuje problemu..
Pomylily sie rodzinki scalakow tylko :-)
Ale do rozkompresowania strumienia skompresowanego Lempel Ziv-em 77 lub
podobnym algorytmem nie trzeba przechowywać żadnych kluczy czy czegoś
w tym stylu w pamięci nieulotnej. Aż tak Jerry pomylić się nie mógł. No chyba
że jest właśnie podczas spożycia. ;-)
Ale juz wszystko sie wyjasnilo. Siakas pomrocznosc jasna
mnie dopadla. A raczej pomrocznosc 'ciemna', bo po ciemnym piwku :-)
Z drugiej strony - IMHO niemozliwe jest (znaczy ja wiem co
jest niemozliwe, hehe) albo baaardzo trudne zrobienie kroku
z bitstreamu fpga do schematu ukladu. No bo co z tego, ze bedziem
mieli schemat z miliona bramek? Kto nam to podzieli na siakies
bloczki wieksze i mniejsze zeby zlapac obraz calosci - jak to dziala
i co projektant mial na mysli (a to czasem nie jest oczywiste).
Poza tym bitstream jest juz po optymalizacji, a ta pewnie produkuje
dosc dziwne konstrukcje.
Chyba ze ktos zrobi 1:1 kopie plytki (a w zasadzie to pewnie calego
urzadzenia). Nawet jak zrobi - i tak ma 0 mozliwosci zmiany czegokolwiek.
--
Jerry
From: J.F. <jfox_xnospamx_at_nospam_poczta.onet.pl>
Subject: Re: Zabezpieczenie zawartosci FPGA
Date: Sat, 26 Feb 2005 17:11:10 +0100
On Sat, 26 Feb 2005 15:36:25 +0000, jerry1111 wrote:
Z drugiej strony - IMHO niemozliwe jest (znaczy ja wiem co
jest niemozliwe, hehe) albo baaardzo trudne zrobienie kroku
z bitstreamu fpga do schematu ukladu. No bo co z tego, ze bedziem
mieli schemat z miliona bramek?
Nigdy nie analizowales cudzego schematu ? Fakt ze milion moze byc
problemem :-)
A Odre ponoc z dokumentacji zaprojektowali od nowa, ale fakt ze to
moze latwiejsze.
Chyba ze ktos zrobi 1:1 kopie plytki (a w zasadzie to pewnie calego
urzadzenia).
I o to chodzi.
Nawet jak zrobi - i tak ma 0 mozliwosci zmiany czegokolwiek.
Jak urzadzenia sprzedaje to ma juz czas i pieniadze na druga wersje ..
J.
From: Michal Baszynski <mbaszyns_at_nospam_ga.ze.ta.pl.>
Subject: Re: Zabezpieczenie zawartosci FPGA
Date: Sun, 27 Feb 2005 00:40:58 +0100
On Sat, 26 Feb 2005 17:11:10 +0100, J.F.
<jfox_xnospamx_at_nospam_poczta.onet.pl> wrote:
A Odre ponoc z dokumentacji zaprojektowali od nowa, ale fakt ze to
moze latwiejsze.
czyzbys w ramach rozrywki proponowal wrzucic Odre w FPGA? ;-)
--=20
Pozdr
Michal
From: J.F. <jfox_xnospamx_at_nospam_poczta.onet.pl>
Subject: Re: Zabezpieczenie zawartosci FPGA
Date: Sun, 27 Feb 2005 01:40:17 +0100
On Sun, 27 Feb 2005 00:40:58 +0100, Michal Baszynski wrote:
On Sat, 26 Feb 2005 17:11:10 +0100, J.F.
A Odre ponoc z dokumentacji zaprojektowali od nowa, ale fakt ze to
moze latwiejsze.
czyzbys w ramach rozrywki proponowal wrzucic Odre w FPGA? ;-)
No - byloby to moze i ciekawe :-)
Ale ja nie mam szacunku dla staroci - mozna zrobic, ale po co ? :-)
J.
From: Jan Dubiec <jdx_at_nospam_SPAMTRAP.slackware.pl>
Subject: Re: Zabezpieczenie zawartosci FPGA
Date: 26 Feb 2005 17:46:38 +0100
On Sat, 26 Feb 2005 15:36:25 +0000, jerry1111 <pleaseJERRY1111nomorespam_at_nospam_wp.pl> wrote:
[.....]
Z drugiej strony - IMHO niemozliwe jest (znaczy ja wiem co
jest niemozliwe, hehe) albo baaardzo trudne zrobienie kroku
z bitstreamu fpga do schematu ukladu. No bo co z tego, ze bedziem
mieli schemat z miliona bramek?
Tez tak uważam. Dlatego osobiście za bardzo się nie przejmuję brakiem
zabezpieczeń software'u w niektórych uC i PLD.
Chyba ze ktos zrobi 1:1 kopie plytki (a w zasadzie to pewnie calego
urzadzenia). Nawet jak zrobi - i tak ma 0 mozliwosci zmiany czegokolwiek.
Czytałem jakieś papiery nt. zabezpieczania IP i wg. autorów problem klonerów
jak najbardziej istnieje i nie jest pomijalny.
Regards,
/J.D.
--
Jan Dubiec We're all living in Amerika
jdx#slackware.pl Coca Cola
+48 506 790442 Sometimes war
Amerika by Rammstein
From: Jan Dubiec <jdx_at_nospam_SPAMTRAP.slackware.pl>
Subject: Re: Zabezpieczenie zawartosci FPGA
Date: 25 Feb 2005 20:06:22 +0100
On Fri, 25 Feb 2005 14:33:49 +0000, jerry1111 <pleaseJERRY1111nomorespam_at_nospam_wp.pl> wrote:
O, to byloby rozwiazanie. Czy wiesz moze, gdzie mozna kupic
pojedyncze sztuki ukladow tej firmy do prototypu, a jesli wypali,
to dokonac wstepnego niewielkiego zakupu hurtowego (~100 szt.)?
Cyclone mozna zakodowac wpisujac klucz do FPGA (wtedy trza
podtrzymanie bakteryjne zrobic). 'Wsad' do kosci jest
Czyli trzeba wzywać serwis do wymiany baterii w urządzeniu które wykorzystuje
takie rozwiązanie. Trochę to słabe. :-)
Regards,
/J.D.
--
Jan Dubiec We're all living in Amerika
jdx#slackware.pl Coca Cola
+48 506 790442 Sometimes war
Amerika by Rammstein
From: Krzysztof Olesiejuk <lopez_at_nospam_nospam.infomark.com.pl>
Subject: Re: Zabezpieczenie zawartosci FPGA
Date: 25 Feb 2005 19:35:07 GMT
W artykule <cvnd5p$8uc$1_at_nospam_news.onet.pl> jerry1111 napisal(a):
Cyclone mozna zakodowac wpisujac klucz do FPGA (wtedy trza
podtrzymanie bakteryjne zrobic). 'Wsad' do kosci jest
zaszyfrowany i trzymany w zewnetrznej pamieci konfiguracji
(EPCS1/EPCS4). Podczas ladowania konfiguracji Cyclone sobie
rozszyfrowuje bity.
Aha - ja tego nie probowalem (nie bylo potrzeby).
http://www.xilinx.com/publications/xcellonline/xcell_47/xc_secure47.htm
Jesli duze FPGA nie ma mozliwosci zaszyfrowania bitstreamu,
to mozna zrobic "klucz sprzetowy" w postaci dodatkowego prosciutkiego
CPLD na pokladzie. W CPLD i FPGA zaimplementowac taka sama funkcje mieszajaca.
Potem przepuscic przez obie funkcje losowy ciag danych i porownac wynik w FPGA.
Jesli sie zgadza - dzialac dalej, jesli nie -- zapetlic pare negacji
lub wymyslic jakas bardzie zaawansowana metode autodestrukcji ;)
Dodatkowy koszt to troche miejsca na plycie i pewno z $2.
Pozdrawiam
Krzysiek
From: "greg" <xgrzes_at_nospam_poczta.onet.pl>
Subject: Re: Zabezpieczenie zawartosci FPGA
Date: Sat, 26 Feb 2005 13:44:01 +0100
Jesli duze FPGA nie ma mozliwosci zaszyfrowania bitstreamu,
to mozna zrobic "klucz sprzetowy" w postaci dodatkowego prosciutkiego
CPLD na pokladzie. W CPLD i FPGA zaimplementowac taka sama funkcje
mieszajaca.
Potem przepuscic przez obie funkcje losowy ciag danych i porownac wynik w
FPGA.
Jesli sie zgadza - dzialac dalej, jesli nie -- zapetlic pare negacji
lub wymyslic jakas bardzie zaawansowana metode autodestrukcji ;)
mozan to podsluchac na nozkach FPGA, chociaz zawsze jakies utrudnienie
From: Krzysztof Olesiejuk <lopez_at_nospam_nospam.infomark.com.pl>
Subject: Re: Zabezpieczenie zawartosci FPGA
Date: 26 Feb 2005 14:55:07 GMT
W artykule <cvpqsl$6o4$1_at_nospam_news.onet.pl> greg napisal(a):
Jesli duze FPGA nie ma mozliwosci zaszyfrowania bitstreamu,
to mozna zrobic "klucz sprzetowy" w postaci dodatkowego prosciutkiego
CPLD na pokladzie. W CPLD i FPGA zaimplementowac taka sama funkcje
mieszajaca.
Potem przepuscic przez obie funkcje losowy ciag danych i porownac wynik w
FPGA.
Jesli sie zgadza - dzialac dalej, jesli nie -- zapetlic pare negacji
lub wymyslic jakas bardzie zaawansowana metode autodestrukcji ;)
mozan to podsluchac na nozkach FPGA, chociaz zawsze jakies utrudnienie
Podsluchanie bezposrednio nic ci nie da, jesli wysylasz losowy ciag danych.
Musialbys na podstawie ilus tam probek dane -> mieszane dane
wydumac postac funkcji mieszajacej. Pod warunkiem, ze zorientujesz sie
o co w ogole chodzi.
Dla utrudnienia mozna na przyklad wysylac n bitow, z ktorych tylko
m (<n) tworzy klucz.
W odpowiedzi wyslac znow n bitow, w tym m istotnych.
Najslabszym punktem jest sam bitstream, ktory nadal da sie odczytac,
ale zrekonstruowanie tej funkcji mieszajacej na podstawie bitstreamu
to tez calkiem powazna trudnosc.
Pozdrawiam
Krzysiek
From: Jan Dubiec <jdx_at_nospam_SPAMTRAP.slackware.pl>
Subject: Re: Zabezpieczenie zawartosci FPGA
Date: 25 Feb 2005 15:30:41 +0100
On Fri, 25 Feb 2005 13:56:58 +0100, "Piotr Wyderski" <wyderskiREMOVE_at_nospam_ii.uni.wroc.pl> wrote:
Witam,
w jaki sposob zabezpiecza sie zawartosc obrazow
konfiguracyjnych FPGA przed niedozwolonym kopiowaniem?
1. Użyć FPGA z wewnętrznym Flashem zamiast SRAM-u (np. ProASIC+ i ProASIC3
Actela (nie wiem czy te ostatnie są już dostępne); Lattice też ma jakąś
rodzinę "flaszowalnych" FPGA),
2. Poczekać na FPGA potrafiące konfigurować się z zaszyfrowanego bitstrimu -
AFAIK wiodący producenci (TM) już nad tym pracują. Swoją drogą ciekawe
jak chcą to osiągnąć? Kilkanaście/dziesiąt bajtów Flasha wewnątrz FPGA
na zapisanie klucza (de)szyfrującego?
Najlepiej popytaj kolesi z comp.arch.fpga.
Regards,
/J.D.
--
Jan Dubiec We're all living in Amerika
jdx#slackware.pl Coca Cola
+48 506 790442 Sometimes war
Amerika by Rammstein
From: "CosteC" <costec_at_nospam_konto.nie_lubie_spamu.pl>
Subject: Re: Zabezpieczenie zawartosci FPGA
Date: Fri, 25 Feb 2005 17:02:02 +0100
w jaki sposob zabezpiecza sie zawartosc obrazow
2. Poczekać na FPGA potrafiące konfigurować się z zaszyfrowanego
bitstrimu -
AFAIK wiodący producenci (TM) już nad tym pracują. Swoją drogą ciekawe
jak chcą to osiągnąć? Kilkanaście/dziesiąt bajtów Flasha wewnątrz FPGA
na zapisanie klucza (de)szyfrującego?
IMHO Xilinx już takie robi. bitsteram jest kodowany i jako taki siedzi w
jakiejś pamięci zew.
CosteC
From: Jan Dubiec <jdx_at_nospam_SPAMTRAP.slackware.pl>
Subject: Re: Zabezpieczenie zawartosci FPGA
Date: 25 Feb 2005 20:18:38 +0100
On Fri, 25 Feb 2005 17:02:02 +0100, "CosteC" <costec_at_nospam_konto.nie_lubie_spamu.pl> wrote:
[.....]
IMHO Xilinx już takie robi. bitsteram jest kodowany i jako taki siedzi w
jakiejś pamięci zew.
Ano rzeczywiście, Virtex-y mają taki feature. A pewnie i Stratix-y Altery
też mają coś takiego. W każdym bądź razie to nie mój poziom. Na razie. ;-)
Wiesz może jak to jest zrealizowane? Tzn. w jaki sposób jest przechowywany
klucz (de)szyfrujący? Jakiś EEPROM w postaci np. drugiej struktury wsadzonej
do kości? No bo rozwiazanie z podtrzymaniem bateryjnym to IMO do bani jest.
Regards,
/J.D.
--
Jan Dubiec We're all living in Amerika
jdx#slackware.pl Coca Cola
+48 506 790442 Sometimes war
Amerika by Rammstein
From: "CosteC" <costec_at_nospam_konto.nie_lubie_spamu.pl>
Subject: Re: Zabezpieczenie zawartosci FPGA
Date: Fri, 25 Feb 2005 22:10:50 +0100
IMHO Xilinx już takie robi. bitsteram jest kodowany i jako taki siedzi w
jakiejś pamięci zew.
Ano rzeczywiście, Virtex-y mają taki feature. A pewnie i Stratix-y Altery
też mają coś takiego. W każdym bądź razie to nie mój poziom. Na razie. ;-)
Wiesz może jak to jest zrealizowane? Tzn. w jaki sposób jest przechowywany
klucz (de)szyfrujący? Jakiś EEPROM w postaci np. drugiej struktury
wsadzonej
do kości? No bo rozwiazanie z podtrzymaniem bateryjnym to IMO do bani
jest.
Nie.:) gość nam mówił na wykładzie z wieloprocesorowych systemów wizyjnych
przy okazji tego jak sie zachwycał Virtexem II Pro. Ale moge sie dowiedzieć.
Musi to być robione raczej skutecznie skoro sam VIIP kosztuje jakieś 2k$ to
program na niego jakoś wiecej więcej. Zapytam gościa przy okazji.
CosteC
From: Jan Dubiec <jdx_at_nospam_SPAMTRAP.slackware.pl>
Subject: Re: Zabezpieczenie zawartosci FPGA
Date: 25 Feb 2005 22:34:30 +0100
On 25 Feb 2005 20:18:38 +0100, Jan Dubiec <jdx_at_nospam_SPAMTRAP.slackware.pl> wrote:
[.....]
Wiesz może jak to jest zrealizowane? Tzn. w jaki sposób jest przechowywany
klucz (de)szyfrujący? Jakiś EEPROM w postaci np. drugiej struktury wsadzonej
do kości? No bo rozwiazanie z podtrzymaniem bateryjnym to IMO do bani jest.
No i wyczytałem sobie: niestety, klucze są przechowywane w specjalnym kawałku
RAMu podtrzymywanym bateryjką. Ale podobno bateryjka trzyma długo. :-)
Regards,
/J.D.
--
Jan Dubiec We're all living in Amerika
jdx#slackware.pl Coca Cola
+48 506 790442 Sometimes war
Amerika by Rammstein
From: J.F. <jfox_xnospamx_at_nospam_poczta.onet.pl>
Subject: Re: Zabezpieczenie zawartosci FPGA
Date: Fri, 25 Feb 2005 18:22:21 +0100
On 25 Feb 2005 15:30:41 +0100, Jan Dubiec wrote:
2. Poczekać na FPGA potrafiące konfigurować się z zaszyfrowanego bitstrimu -
AFAIK wiodący producenci (TM) już nad tym pracują. Swoją drogą ciekawe
jak chcą to osiągnąć? Kilkanaście/dziesiąt bajtów Flasha wewnątrz FPGA
na zapisanie klucza (de)szyfrującego?
W zasadzie nie trzeba. fpga generuje losowy klucz, wysyla do pamieci,
pamiec tym szyfruje i wysyla. Dobrze dobrany algorytm szyfrowania
zeby sie nie dalo szybko odczytac tresci niezaszyfrowanej z
szyfrowanej i klucza.
Dwa patenty i nie ma zadnej konkurencji, ops, jeden patent, bo
deszyfratora nie mozna ujawnic :-)
J.
From: myst1 <myst1_at_nospam_tenet.pl>
Subject: Re: Zabezpieczenie zawartosci FPGA
Date: Fri, 25 Feb 2005 19:01:57 +0100
J.F. wrote:
Dwa patenty i nie ma zadnej konkurencji, ops, jeden patent, bo
deszyfratora nie mozna ujawnic :-)
Aj! Opieranie bezpieczenstwa schematu kryptograficznego na
tajnosci algorytmu szyfrowania/deszyfrowania to blad
podrecznikowy numer 1.
--
myst1
From: Jan Dubiec <jdx_at_nospam_SPAMTRAP.slackware.pl>
Subject: Re: Zabezpieczenie zawartosci FPGA
Date: 25 Feb 2005 20:32:04 +0100
On Fri, 25 Feb 2005 18:22:21 +0100, J.F. <jfox_xnospamx_at_nospam_poczta.onet.pl> wrote:
[.....]
W zasadzie nie trzeba. fpga generuje losowy klucz, wysyla do pamieci,
pamiec tym szyfruje i wysyla. Dobrze dobrany algorytm szyfrowania
zeby sie nie dalo szybko odczytac tresci niezaszyfrowanej z
szyfrowanej i klucza.
Dwa patenty i nie ma zadnej konkurencji, ops, jeden patent, bo
deszyfratora nie mozna ujawnic :-)
Kolega myst1 już napisał że security by obscurity to słaby pomysł. Bo wcześniej
czy później taki algorytm zostanie ujawniony. Jeśli nie przy pomocy metod
analitycznych, to np. za pomocą social engineering. Poza tym patenty na algorytmy
nie maja mocy w Europie (i mam nadzieję że nie będą miały) i np. w Chinach. :-)
A do tego, jeśli chodzi o kryptografię, to w tej dziedzinie wszystko, co dało się
opatentować, zostało opatentowane. :-)
Regards,
/J.D.
--
Jan Dubiec We're all living in Amerika
jdx#slackware.pl Coca Cola
+48 506 790442 Sometimes war
Amerika by Rammstein
From: J.F. <jfox_xnospamx_at_nospam_poczta.onet.pl>
Subject: Re: Zabezpieczenie zawartosci FPGA
Date: Sat, 26 Feb 2005 01:04:25 +0100
On 25 Feb 2005 20:32:04 +0100, Jan Dubiec wrote:
On Fri, 25 Feb 2005 18:22:21 +0100, J.F. <jfox_xnospamx_at_nospam_poczta.onet.pl> wrote:
Dwa patenty i nie ma zadnej konkurencji, ops, jeden patent, bo
deszyfratora nie mozna ujawnic :-)
Kolega myst1 już napisał że security by obscurity to słaby pomysł. Bo wcześniej
czy później taki algorytm zostanie ujawniony.
I bardzo dobrze - wtedy bedziemy juz sprzedawali nastepna rodzine,
gdzie bedzie to samo, ale jednak pare bitow klucza zmienionych :-)
Poza tym patenty na algorytmy
nie maja mocy w Europie (i mam nadzieję że nie będą miały) i np. w Chinach. :-)
A do tego, jeśli chodzi o kryptografię, to w tej dziedzinie wszystko, co dało się
opatentować, zostało opatentowane. :-)
Ale tu bedzie konkretne zastosowanie, i to imho da sie opatentowac.
W kazdym badz razie na tyle zeby konkurencyjny producent pamieci
musial zaplacic za licencje :-)
J.
From: Jan Dubiec <jdx_at_nospam_SPAMTRAP.slackware.pl>
Subject: Re: Zabezpieczenie zawartosci FPGA
Date: 25 Feb 2005 20:35:01 +0100
On Fri, 25 Feb 2005 13:56:58 +0100, "Piotr Wyderski" <wyderskiREMOVE_at_nospam_ii.uni.wroc.pl> wrote:
Witam,
w jaki sposob zabezpiecza sie zawartosc obrazow
konfiguracyjnych FPGA przed niedozwolonym kopiowaniem?
Ten pomysł jest ciekawy: http://www.xilinx.com/bvdocs/whitepapers/wp197.pdf
Regards,
/J.D.
--
Jan Dubiec We're all living in Amerika
jdx#slackware.pl Coca Cola
+48 506 790442 Sometimes war
Amerika by Rammstein
From: "Piotr Wyderski" <wyderskiREMOVE_at_nospam_ii.uni.wroc.pl>
Subject: Re: Zabezpieczenie zawartosci FPGA
Date: Fri, 25 Feb 2005 21:45:24 +0100
Jan Dubiec wrote:
Ten pomysł jest ciekawy:
http://www.xilinx.com/bvdocs/whitepapers/wp197.pdf
Nie rozumiem jak to moze cokolwiek zabezpieczac -- wystarczy wpiac
sie analizatorem logicznym na linie DATA i DCLK i z skopiowac sobie
rozkodowany strumien... :-)
Pozdrawiam
Piotr Wyderski
From: Jan Dubiec <jdx_at_nospam_SPAMTRAP.slackware.pl>
Subject: Re: Zabezpieczenie zawartosci FPGA
Date: 25 Feb 2005 22:31:19 +0100
On Fri, 25 Feb 2005 21:45:24 +0100, "Piotr Wyderski" <wyderskiREMOVE_at_nospam_ii.uni.wroc.pl> wrote:
Jan Dubiec wrote:
Ten pomysł jest ciekawy:
http://www.xilinx.com/bvdocs/whitepapers/wp197.pdf
Nie rozumiem jak to moze cokolwiek zabezpieczac -- wystarczy wpiac
sie analizatorem logicznym na linie DATA i DCLK i z skopiowac sobie
rozkodowany strumien... :-)
No, nawet jest rysunek jak to zrobić :-) Z tym że autor twierdzi że przygotowanie
wsadu dla programatora z tak zripowanego bitstrimu jest czasochłonne. Czyli
kosztowne. A gdy połączy się kilka technik to będzie bardzo kosztowne. IMO z tych
zaproponowanych metod najlepszą jest podział projektu między FPGA i CPLD.
regards,
/J.D.
--
Jan Dubiec We're all living in Amerika
jdx#slackware.pl Coca Cola
+48 506 790442 Sometimes war
Amerika by Rammstein
From: J.F. <jfox_xnospamx_at_nospam_poczta.onet.pl>
Subject: Re: Zabezpieczenie zawartosci FPGA
Date: Sun, 27 Feb 2005 00:14:32 +0100
On 25 Feb 2005 22:31:19 +0100, Jan Dubiec wrote:
On Fri, 25 Feb 2005 21:45:24 +0100, "Piotr Wyderski" <wyderskiREMOVE_at_nospam_ii.uni.wroc.pl> wrote:
Ten pomysł jest ciekawy:
http://www.xilinx.com/bvdocs/whitepapers/wp197.pdf
Nie rozumiem jak to moze cokolwiek zabezpieczac -- wystarczy wpiac
sie analizatorem logicznym na linie DATA i DCLK i z skopiowac sobie
rozkodowany strumien... :-)
No, nawet jest rysunek jak to zrobić :-) Z tym że autor twierdzi że przygotowanie
wsadu dla programatora z tak zripowanego bitstrimu jest czasochłonne. Czyli
kosztowne.
Nie bardzo rozumiem jakim cudem - jak bedziemy spisywac z ekranu to
moze, ale przeciez sobie program napiszemy do tego.
J.
From: Krzysztof Olesiejuk <lopez_at_nospam_nospam.infomark.com.pl>
Subject: Re: Zabezpieczenie zawartosci FPGA
Date: 26 Feb 2005 23:25:13 GMT
W artykule <fcv1211f1gls9e1vpr3jvvgrtcba467rma_at_nospam_4ax.com> J.F napisal(a):
On 25 Feb 2005 22:31:19 +0100, Jan Dubiec wrote:
No, nawet jest rysunek jak to zrobić :-) Z tym że autor twierdzi że przygotowanie
wsadu dla programatora z tak zripowanego bitstrimu jest czasochłonne. Czyli
kosztowne.
Nie bardzo rozumiem jakim cudem - jak bedziemy spisywac z ekranu to
moze, ale przeciez sobie program napiszemy do tego.
Program jest w stanie odtworzyc strukture bramek.
Najmniejszy Spartan 3 to 50k "bramek".
Opis na poziomie bramek jest w zasadzie tak samo czytelny jak bitstream...
Pozdrawiam
Krzysiek
From: J.F. <jfox_xnospamx_at_nospam_poczta.onet.pl>
Subject: Re: Zabezpieczenie zawartosci FPGA
Date: Sun, 27 Feb 2005 01:40:18 +0100
On 26 Feb 2005 23:25:13 GMT, Krzysztof Olesiejuk wrote:
W artykule <fcv1211f1gls9e1vpr3jvvgrtcba467rma_at_nospam_4ax.com> J.F napisal(a):
On 25 Feb 2005 22:31:19 +0100, Jan Dubiec wrote:
No, nawet jest rysunek jak to zrobić :-) Z tym że autor twierdzi że przygotowanie
wsadu dla programatora z tak zripowanego bitstrimu jest czasochłonne. Czyli
kosztowne.
Nie bardzo rozumiem jakim cudem - jak bedziemy spisywac z ekranu to
moze, ale przeciez sobie program napiszemy do tego.
Program jest w stanie odtworzyc strukture bramek.
Najmniejszy Spartan 3 to 50k "bramek".
Opis na poziomie bramek jest w zasadzie tak samo czytelny jak bitstream...
Ale do skopiowania urzadzenia zywcem nie trzeba sie interesowac co tam
jest wpisane.
A jak trzeba - to nie ma sensu wstawiac cpld do szyfrowania, bo
problem jest i tak wystarczajaco trudny.
J.
From: Krzysztof Olesiejuk <lopez_at_nospam_nospam.infomark.com.pl>
Subject: Re: Zabezpieczenie zawartosci FPGA
Date: 27 Feb 2005 08:37:36 GMT
W artykule <415221tvmb3m077717qcpihqm004s07mtl_at_nospam_4ax.com> J.F napisal(a):
On 26 Feb 2005 23:25:13 GMT, Krzysztof Olesiejuk wrote:
Program jest w stanie odtworzyc strukture bramek.
Najmniejszy Spartan 3 to 50k "bramek".
Opis na poziomie bramek jest w zasadzie tak samo czytelny jak bitstream...
Ale do skopiowania urzadzenia zywcem nie trzeba sie interesowac co tam
jest wpisane.
A jak trzeba - to nie ma sensu wstawiac cpld do szyfrowania, bo
problem jest i tak wystarczajaco trudny.
CPLD z funkcja mieszajaca zapobiega skopiowaniu zywcem calkiem skutecznie.
Roznica jest taka, ze bez tego CPLD jestem w stanie skopiowac design
w zasadzie bez zadnych dodatkowych srodkow finansowych/technicznych.
Z CPLD problem przerasta mozliwosci przecietnego
polskiego/rosyjskiego/chinskiego "malego przedsiebiorcy".
Pozdrawiam
Krzysiek
From: J.F. <jfox_xnospamx_at_nospam_poczta.onet.pl>
Subject: Re: Zabezpieczenie zawartosci FPGA
Date: Sun, 27 Feb 2005 11:54:19 +0100
On 27 Feb 2005 08:37:36 GMT, Krzysztof Olesiejuk wrote:
W artykule <415221tvmb3m077717qcpihqm004s07mtl_at_nospam_4ax.com> J.F napisal(a):
Program jest w stanie odtworzyc strukture bramek.
Najmniejszy Spartan 3 to 50k "bramek".
Opis na poziomie bramek jest w zasadzie tak samo czytelny jak bitstream...
Ale do skopiowania urzadzenia zywcem nie trzeba sie interesowac co tam
jest wpisane.
A jak trzeba - to nie ma sensu wstawiac cpld do szyfrowania, bo
problem jest i tak wystarczajaco trudny.
CPLD z funkcja mieszajaca zapobiega skopiowaniu zywcem calkiem skutecznie.
No wlasnie ze nie zapobiega - zapisze bitstream ktory z cpld
wychodzi, wpisze do kostki, omine cale cpld. I zajmie mi to gora
pare dni, a potem nawet bedzie trudno zarzucic ze to kopia, bo
przeciez inna od oryginalu.
Roznica jest taka, ze bez tego CPLD jestem w stanie skopiowac design
w zasadzie bez zadnych dodatkowych srodkow finansowych/technicznych.
Z CPLD problem przerasta mozliwosci przecietnego
polskiego/rosyjskiego/chinskiego "malego przedsiebiorcy".
Potrzebny do tego tylko sprzet ktory nagra bitstream - w ciagu tych
paru dni minus 1 go sobie zlutuje, o ile nie mam gotowego ..
J.
From: "Piotr Wyderski" <wyderskiREMOVE_at_nospam_ii.uni.wroc.pl>
Subject: Re: Zabezpieczenie zawartosci FPGA
Date: Sun, 27 Feb 2005 13:04:49 +0100
J.F. wrote:
No wlasnie ze nie zapobiega - zapisze bitstream ktory z cpld
wychodzi, wpisze do kostki, omine cale cpld.
To sie odnosi do proponowanexo przez Xilinx "zabezpieczenia",
ale Krzysztof proponuje cos innego: jawny bitstream + badanie
odpowiedzi tajnego ukladu w CPLD. To rzeczywiscie ma szanse
odstraszyc niezbyt zaawansowanych kopistow. Tylko zostaje jedna
sprawa: skad wziac losowe ziarno do inicjalizacji generatora liczb
pseudolosowych w FPGA?
Pozdrawiam
Piotr Wyderski
From: "J.F." <jfox_xnospamx_at_nospam_poczta.onet.pl>
Subject: Re: Zabezpieczenie zawartosci FPGA
Date: Sun, 27 Feb 2005 14:58:41 +0100
On Sun, 27 Feb 2005 13:04:49 +0100, Piotr Wyderski wrote:
J.F. wrote:
No wlasnie ze nie zapobiega - zapisze bitstream ktory z cpld
wychodzi, wpisze do kostki, omine cale cpld.
To sie odnosi do proponowanexo przez Xilinx "zabezpieczenia",
ale Krzysztof proponuje cos innego: jawny bitstream + badanie
odpowiedzi tajnego ukladu w CPLD. To rzeczywiscie ma szanse
odstraszyc niezbyt zaawansowanych kopistow.
Znaczy sie - zabezpieczenie konstrukcji w FPGA przy pomocy
"sprzetowego klucza" na CPLD ? To ma szanse dzalac.
sprawa: skad wziac losowe ziarno do inicjalizacji generatora liczb
pseudolosowych w FPGA?
W CPLD zaimplementowac :-)
J.
From: "Piotr Wyderski" <wyderskiREMOVE_at_nospam_ii.uni.wroc.pl>
Subject: Re: Zabezpieczenie zawartosci FPGA
Date: Sun, 27 Feb 2005 15:36:38 +0100
J.F. wrote:
Znaczy sie - zabezpieczenie konstrukcji w FPGA przy pomocy
"sprzetowego klucza" na CPLD ? To ma szanse dzalac.
Wlasnie tak.
W CPLD zaimplementowac :-)
A skad CPLD go wezmie? Tylko prosze mi tu nie sugerowac RTC,
bo uklad zabezpieczajacy zrobi sie wiekszy od zabezpieczanego. :-)
Pozdrawiam
Piotr Wyderski
From: Krzysztof Olesiejuk <lopez_at_nospam_nospam.infomark.com.pl>
Subject: Re: Zabezpieczenie zawartosci FPGA
Date: 27 Feb 2005 16:15:07 GMT
W artykule <cvsd11$md9$1_at_nospam_news.dialog.net.pl> Piotr Wyderski napisal(a):
J.F. wrote:
No wlasnie ze nie zapobiega - zapisze bitstream ktory z cpld
wychodzi, wpisze do kostki, omine cale cpld.
To sie odnosi do proponowanexo przez Xilinx "zabezpieczenia",
ale Krzysztof proponuje cos innego: jawny bitstream + badanie
odpowiedzi tajnego ukladu w CPLD. To rzeczywiscie ma szanse
odstraszyc niezbyt zaawansowanych kopistow. Tylko zostaje jedna
sprawa: skad wziac losowe ziarno do inicjalizacji generatora liczb
pseudolosowych w FPGA?
To wydaje sie wiekszym problemem, ale mozna wykorzystac pomiar czasu
miedzy jakimis zjawiskami asynchronicznymi (np. na I/O).
Samo sprawdzenie klucza nie musi przeciez odbywac sie zaraz
po zabootowaniu ukladu.
Rownie dobrze uklad moze pochodzic chwile, i dopiero potem sprawdzac.
Przy okazji, pomysl nie jest moj tylko ktoregos inzyniera z Xilinxa,
niestety nie jestem w stanie odszukac szczegolow dotyczacych autora.
Pozdrawiam
Krzysiek
From: "Piotr Wyderski" <wyderskiREMOVE_at_nospam_ii.uni.wroc.pl>
Subject: Re: Zabezpieczenie zawartosci FPGA
Date: Sun, 27 Feb 2005 02:32:01 +0100
Krzysztof Olesiejuk wrote:
Program jest w stanie odtworzyc strukture bramek.
A jakim odtwarzaniu struktury bramek mowisz? :o)
Chodzi o proste skopiowanie obrazu konfiguracyjnego,
a nie rozgryzanie, co i w jaki sposob zostalo zrobione
-- to nikogo nie obchodzi, do skutecznego klonowania
nie potrzeba nawet znajomosci elektroniki. :-)
Pozdrawiam
Piotr Wyderski
From: Krzysztof Olesiejuk <lopez_at_nospam_nospam.infomark.com.pl>
Subject: Re: Zabezpieczenie zawartosci FPGA
Date: 27 Feb 2005 08:31:29 GMT
W artykule <cvr7ud$ok$1_at_nospam_news.dialog.net.pl> Piotr Wyderski napisal(a):
Krzysztof Olesiejuk wrote:
Program jest w stanie odtworzyc strukture bramek.
A jakim odtwarzaniu struktury bramek mowisz? :o)
Chodzi o proste skopiowanie obrazu konfiguracyjnego,
a nie rozgryzanie, co i w jaki sposob zostalo zrobione
-- to nikogo nie obchodzi, do skutecznego klonowania
nie potrzeba nawet znajomosci elektroniki. :-)
Absolutnie sie zgadzam, chyba zastosujesz klucz sprzetowy
-- dodatkowo polozysz na plycie proste CPLD, tak jak
sugerowalem pare postow wczesniej.
Wtedy juz tego nie da sie sklonowac bezposrednio, bez
rozebrania CPLD lub modyfikacji bitstreamu.
Pozdrawiam
Krzysiek